Cortex-M3 是ARM 公司为要求高性能(1.25 Dhrystone MIPS/MHz)、低成本、低功耗的嵌入式应用专门设计的内核。STM32 系列产品得益于Cortex-M3 在架构上进行的多项改进，包括提升性能的同时又提高了代码密度的Thumb-2 指令集和大幅度提高中断响应的紧耦合嵌套向量中断控制器，所有新功能都同时具有业界最优的功耗水平。本系统是基于Cortex-M3 内核的STM32 微控制器的mp3 播放器，在硬件方面主要有VS1053硬件音频解码器和12864 点阵液晶屏，在软件方面主要有VS1053 的驱动，SD 卡工作在SPI 模式下的读写驱动，FAT 文件系统的移植，12864 液晶的驱动，嵌入式操作系统ucOSii 的移植以及嵌入式图形管理器ucGUI 的移植。整个设计过程包括电子系统的设计技术及调试技术，包括需求分析，原理图的绘制，pcb 板的绘制，制版，器件采购，安装，焊接，硬件调试，软件模块编写，软件模块测试，系统整体测试等整个开发调试过程。
上传时间： 2013-11-19
上传用户：shaoyun666
为了提高企业工资支付保障信息化服务水平和整体运作效率，减轻工作人员的劳动强度，提升服务品质，全面降低企业工资支付保障运作成本，设计了一种基于RFID的企业工资支付保障平台。重点研究了云的系统模型以及其总体架构、业务流程、功能模块和物理结构。应用结果表明，该方案可有效地集成和管理实现企业工资支付保障信息管理系统的网络化，系统实施之后， 企业工资支付保障的工作效率得到了明显的提高。
上传时间： 2013-10-29
上传用户：1101055045
LTE基站误码率测试是基站射频测试中最为关键的测试项目之一，提出一种快速、高效的测试方法和测试架构。该方案采用基站射频板作为数据采集卡、完成上行链路的解调和模拟信号转换成I/Q数据功能，利用ADS、MATLAB搭建上行信道的同步、解码功能。测试表明该方案的测试精度达到 0.2dB，完全满足研发和生产中测试上行相关射频指标的功能需求， 同时本设计还具有开发周期短、投资成本低，操作简便、很强的跨系统移植能力。
上传时间： 2013-11-17
上传用户：xhwst
为解决现Z-Stack定位程序代码量大，结构复杂等问题，提出一种基于TinyOS的CC2430定位方案。在分析TinyOS组件架构基础上，设计实现盲节点、锚节点与汇聚节点间的无线通信以及汇聚节点与PC机的串口通信。在此基础上实现PC对各锚节点RSSI（Received Signal Strength Indicator）寄存器值的正确读取，确定实验室环境下对数-常态无线传播模型的具体参数，并采用质心算法来提高定位精度。实验显示，在由四个锚节点组成的4.8×3.6 m2矩形定位区域中，通过RSSI质心定位算法求得的盲节点坐标为（2.483 1，1.018 5），实际坐标为（2.40，1.20），误差为0.199 6 m，表明较好地实现对盲节点的定位。
上传时间： 2013-10-21
上传用户：whymatalab2
随着嵌入式系统软件的发展，以及嵌入式应用在各个行业的普及，嵌入式系统开发已经被越来越多的人所关注。目前，嵌入式软件更新频率快，因此要求开发者在短期内能开发出具有针对型的应用程序，然而嵌入式系统运行环境往往是用户制定，并且运行在特定的硬件环境中。常规的软件开发方法往往导致嵌入式系统开发效率低下，同时大幅提高了开发成本。因此，实现对嵌入式系统硬件环境的仿真能有效提高嵌入式系统开发效率。本文针对此问题，结合现有ARM体系架构和指令集模拟器实现原理，提出了一套基于X86平台的ARM指令集模拟器的设计方案。
上传时间： 2013-10-23
上传用户：neu_liyan
为提高玉林供电局变电管理所培训管理的系统化、规范化和现代化程度，玉林供电局信息中心认真调研了变电管理所的实际情况，组织开发了符合该所的要求的培训管理系统。重点研究了软件系统的UML系统建模、系统架构、数据库设计方法、核心模块的设计与系统实现。通过测试，系统能满足工作要求，可辅助培训管理者对于培训工作作出科学决策，另外培训单位也可及时掌握培训学员的情况。
上传时间： 2013-11-09
上传用户：youke111
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
之前也一直在做关于Xilinx FPGA各个方面的文章，但是总体而言就显得有些杂，总希望能有人能整理一下便于查阅;另外针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以想了想，最终还是决定自己动手整合一下。一方面给自己梳理梳理相关知识架构，另一方面的话，跟大家分享分享，希望对大家有所帮助，当然更加希望Xilinx? FPGA工程师/爱好者能跟我们一起来探讨学习!《成为Xilinx FPGA设计专家》这本电子书，计划分为3大部分：基础篇、提升篇、高级篇。 当然这里讲的就是《成为Xilinx FPGA设计专家》(基础篇)。本电子书主要论述了等相关内容。本电子书旨在解决工程师日常设计中所需的基础知识，希望这本电子书可以对各位Xilinx? FPGA工程师/爱好者有所帮助。
上传时间： 2013-10-22
上传用户：huql11633
一、PAC的概念及软逻辑技术二、开放型PAC系统三、应用案例及分析四、协议支持及系统架构五、软件编程技巧&组态软件的整合六、现场演示&上机操作。PAC是由ARC咨询集团的高级研究员Craig Resnick提出的，定義如下:具有多重领域的功能，支持在單一平台里包含逻辑、运动、驱动和過程控制等至少两种以上的功能單一開發平台上整合多規程的軟件功能如HMI及軟逻輯, 使用通用标签和单一的数据库来访问所有的参数和功能。软件工具所设计出的处理流程能跨越多台机器和過程控制处理单元, 實現包含運動控制及過程控制的處理程序。开放式, 模块化构架, 能涵蓋工业应用中从工廠的機器設備到過程控制的操作单元的需求。采用公認的网络接口标准及语言，允許不同供應商之設備能在網絡上交換資料。
上传时间： 2014-01-14
上传用户：JGR2013
针对流式细胞仪中大量数据高速采集、处理和传输的需求，设计了基于USB的高速数据采集系统，并以FPGA为逻辑控制的核心。介绍了整体设计思路、硬件总体架构和软件流程。采用CY7C68013A的Slave FIFO数据传输模式满足高速传输的需求，以应用程序下载固件的方式满足仪器更新换代的需求。测试结果表明系统传输数据准确，传输速度可达25MB/s，对高速数据传输系统的设计开发具有一定的借鉴意义。
上传时间： 2013-11-01
上传用户：z240529971
