要延长低功率应用中的电池工作时间，采用一种经过优化设计的电源非常重要。首先，必须选择正确的电源架构：其次，必须了解这些架构中有哪些特性可以优化。
上传时间： 2013-11-24
上传用户：bcjtao
当今电子系统如高端处理器及记忆体，对电源的需求是趋向更低电压、更高电流的应用。同时、对负载的反应速度也要提高。因此功率系统工程师要面对的挑战，是要设计出符合系统要求的细小、价廉但高效率的电源系统。而这些要求都不是传统功率架构能够完全满足的。Vicor提出的分比功率架构(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率转换方案，应付以上提及的各项挑战。这些功率元件称为V•I晶片。
上传时间： 2013-11-15
上传用户：yan2267246
摘要 本研究计划之目的，在整合应用以ARM为基础的嵌入式多媒体实时操作系统于H.264/MPEG-4多媒体上。由于H.264是一种因应实时系统(RTOS)所设计的可扩展性串流传输(scalability stream media communication)的编码技术。H.264主要架构于细细粒可扩展(Fine Granula Scalability,FGS)的压缩编码机制。细粒度可扩展压缩编码技术是最新MPEG-4串流式传输标准，能依频寛的差异来调整传输的方式。细粒度扩展缩编码技术以编入可选择性的增强层(enhanced layers)于码中，来提高影像传输的质量。本计划主要在于设计一种简单有效的实时阶层可扩展的影像传输系统。在增强层编码及H.264的基本层(base layer)编码上使用渐进的细粒度可扩展编码(Progressive Fine Granularity Scalable,PFGS)能直接使用H.264的格式特色来实现FGS。同时加入了LB-LLF(Layer-Based Least-Laxity-Fir stscheduling algorithm)的排程算法，来增 进网路传输影像的质量。由实验结果显示本系统在串流影像质量PSNR值上确有较佳的效能。
上传时间： 2014-12-26
上传用户：mpquest
硬件电路设计之主芯片选型 平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例
上传时间： 2013-11-05
上传用户：HGH77P99
单片机/ISP综合设计实验 概述由于计算机科学和电路集成技术的迅猛发展，电子系统日趋数字化、复杂化和大规模集成化，且电子系统设计原理和大型软件设计的原理极为接近。这些都要求电子类专业的教学重点应由传统的基础功能模块设计转向对大规模复杂系统的分析和管理，加强对学生系统概念的培养。电子信息系列实验装置便是为了满足这种需要而开始研发的。它包含有电子技术实验装置，计算机组成/网际服务实验装置，微机系统与接口实验装置及单片机/ISP综合设计实验装置。该系列实验装置提供了集演示、验证和综合设计的新一代教学平台，并按照教学大纲的要求配置了实验项目和实验内容，此外，用户还可根据自己的需要安排实验内容，发挥创造性才能。单片机技术是一门很实用的技术，单片机在工业控制中独占鳌头，故又称为微控制器。迄今为止，8位单片机仍占有单片机市场的60％以上份额，促进了8位单片机朝着高性能和多功能化方向发展。随着CPLD技术的不断发展，也越来越被广大设计人员重视、应用。单片机/ISP综合设计实验装置实质上是构建了一个以CPLD/FPGA和MCU为中心，能与微机子系统进行通信的综合设计实验平台，它采用的是CPLD/FPGA和MCU双系统核心架构，再与外围设备通过总线方式连接起来。可以完成有关单片机，微机接口，逻辑设计等众多实验，可作为“计算机结构与逻辑设计”，“单片机原理与应用”，“在系统编程技术”，“VHDL设计”,“微型计算机测控技术”和“电子系统综合设计”等课程的综合实验装置。该实验装置在教学实践中的应用，为提高学生的动手能力，加深学生对单片机、CPLD/FPGA技术的理解提供了良好的实验平台，为以后电子系统设计开发打下坚实的基础。除具有单片机，CPLD/FPGA双系统核心构架外，提供了极其丰富的功能单元电路，如A/D、D/A、RTC及通讯接口等，并可根据学生应用的需要方便地扩展其它电路，使其完全能够做出具有复杂性和创造性的综合性实验，另外配置的一些工具模块也能为学生做实验提供方便。1.2 实验装置的特点EEEC-030B型单片机/ISP综合设计实验装置的主要特点如下： CPLD/FPGA和MCU双系统架构该系统既能单独作为CPLD/FPGA实验系统或单片机实验系统使用，更能同时使用MCU和CPLD/FPGA系统以充分满足不同类型,不同规模系统设计的需要。适应了当今系统设计的潮流，使该系统功能更加完善。
上传时间： 2013-10-13
上传用户：363186
本文采用 altera 公司cyclone 系列芯片ep1c12 实现了与ts101／ts201 两种芯片的链路口的双工通信，并给出了具体的设计实现方法。其中ts101 的设计已经成功应用于某信号处理机中。
上传时间： 2014-01-12
上传用户：ZJX5201314
EZ-USB FX系列单片机USB外围设备设计与应用:PART 1 USB的基本概念第1章 USB的基本特性1.1 USB简介21.2 USB的发展历程31.2.1 USB 1.131.2.2 USB 2.041.2.3 USB与IEEE 1394的比较41.3 USB基本架构与总线架构61.4 USB的总线结构81.5 USB数据流的模式与管线的概念91.6 USB硬件规范101.6.1 USB的硬件特性111.6.2 USB接口的电气特性121.6.3USB的电源管理141.7 USB的编码方式141.8 结论161.9 问题与讨论16第2章 USB通信协议2.1 USB通信协议172.2 USB封包中的数据域类型182.2.1 数据域位的格式182.3 封包格式192.4 USB传输的类型232.4.1 控制传输242.4.2 中断传输292.4.3 批量传输292.4.4 等时传输292.5 USB数据交换格式302.6 USB描述符342.7 USB设备请求422.8 USB设备群组442.9 结论462.10 问题与讨论46第3章 设备列举3.1注册表编辑器473.2设备列举的步骤493.3设备列举步骤的实现--使用CATC分析工具513.4结论613.5问题与讨论61第4章 USB芯片与EZUSB4.1USB芯片的简介624.2USB接口芯片644.2.1Philips接口芯片644.2.2National Semiconductor接口芯片664.3内含USB单元的微处理器684.3.1Motorola694.3.2Microchip694.3.3SIEMENS704.3.4Cypress714.4USB芯片总揽介绍734.5USB芯片的选择与评估744.6问题与讨论80第5章 设备与驱动程序5.1阶层式的驱动程序815.2主机的驱动程序835.3驱动程序的选择865.4结论865.5问题与讨论87第6章 HID群组6.1HID简介886.2HID群组的传输速率886.3HID描述符906.3.1报告描述符936.3.2主要 main 项目类型966.3.3整体 global 项目卷标976.3.4区域 local 项目卷标986.3.5简易的报告描述符996.3.6Descriptor Tool 描述符工具 1006.3.7兼容测试程序1016.4HID设备的基本请求1026.5Windows通信程序1036.6问题与讨论106PART 2 硬件技术篇第7章 EZUSB FX简介7.1简介1097.2EZUSB FX硬件框图1097.3封包与PID码1117.4主机是个主控者1137.4.1从主机接收数据1137.4.2传送数据至主机1137.5USB方向1137.6帧1147.7EZUSB FX传输类型1147.7.1批量传输1147.7.2中断传输1147.7.3等时传输1157.7.4控制传输1157.8设备列举1167.9USB核心1167.10EZUSB FX单片机1177.11重新设备列举1177.12EZUSB FX端点1187.12.1EZUSB FX批量端点1187.12.2EZUSB FX控制端点01187.12.3EZUSB FX中断端点1197.12.4EZUSB FX等时端点1197.13快速传送模式1197.14中断1207.15重置与电源管理1207.16EZUSB 2100系列1207.17FX系列--从FIFO1227.18FX系列--GPIF 通用型可程序化的接口 1227.19AN2122/26各种特性的摘要1227.20修订ID1237.21引脚描述123第8章 EZUSB FX CPU8.1简介1308.28051增强模式1308.3EZUSB FX所增强的部分1318.4EZUSB FX寄存器接口1318.5EZUSB FX内部RAM1318.6I/O端口1328.7中断1328.8电源控制1338.9特殊功能寄存器 SFR 1348.10内部总线1358.11重置136第9章 EZUSB FX内存9.1简介1379.28051内存1389.3扩充的EZUSB FX内存1399.4CS#与OE#信号1409.5EZUSB FX ROM版本141第10章 EZUSB FX输入/输出端口10.1简介14310.2I/O端口14310.3EZUSB输入/输出端口寄存器14610.3.1端口配置寄存器14710.3.2I/O端口寄存器14710.4EZUSB FX输入/输出端口寄存器14910.5EZUSB FX端口配置表15110.6I2C控制器15610.78051 I2C控制器15610.8控制位15810.8.1START位15810.8.2STOP位15810.8.3LASTRD位15810.9状态位15910.9.1DONE位15910.9.2ACK位15910.9.3BERR位15910.9.4ID1, ID015910.10送出 WRITE I2C数据16010.11接收 READ I2C数据16010.12I2C激活加载器16010.13SFR寻址 FX 16210.14端口A~E的SFR控制165第11章 EZUSB FX设备列举与重新设备列举11.1简介16711.2预设的USB设备16911.3USB核心对于EP0设备请求的响应17011.4固件下载17111.5设备列举模式17211.6没有存在EEPROM17311.7存在着EEPROM, 第一个字节是0xB0 0xB4, FX系列11.8存在着EEPROM, 第一个字节是0xB2 0xB6, FX系列11.9配置字节0,FX系列17711.10重新设备列举 ReNumerationTM 17811.11多重重新设备列举 ReNumerationTM 17911.12预设描述符179第12章 EZUSB FX批量传输12.1简介18812.2批量输入传输18912.3中断传输19112.4EZUSB FX批量IN的例子19112.5批量OUT传输19212.6端点对19412.7IN端点对的状态19412.8OUT端点对的状态19512.9使用批量缓冲区内存19512.10Data Toggle控制19612.11轮询的批量传输的范例19712.12设备列举说明19912.13批量端点中断19912.14中断批量传输的范例20112.15设备列举说明20512.16自动指针器205第13章 EZUSB控制端点013.1简介20913.2控制端点EP021013.3USB请求21213.3.1取得状态 Get_Status 21413.3.2设置特性(Set_Feature)21713.3.3清除特性(Clear_Feature)21813.3.4取得描述符(Get_Descriptor)21913.3.5设置描述符(Set Descriptor)22313.3.6设置配置(Set_Configuration)22513.3.7取得配置(Get_Configuration)22513.3.8设置接口(Set_Interface)22513.3.9取得接口(Get_Interface)22613.3.10设置地址(Set_Address)22713.3.11同步帧22713.3.12固件加载228第14章 EZUSB FX等时传输14.1简介22914.2等时IN传输23014.2.1初始化设置23014.2.2IN数据传输23014.3等时OUT传输23114.3.1初始化设置23114.3.2数据传输23214.4设置等时FIFO的大小23214.5等时传输速度23414.5.1EZUSB 2100系列23414.5.2EZUSB FX系列23514.6快速传输 仅存于2100系列 23614.6.1快速写入23614.6.2快速读取23714.7快速传输的时序 仅存于2100系列 23714.7.1快速写入波形23814.7.2快速读取波形23914.8快速传输速度(仅存于2100系列)23914.9其余的等时寄存器24014.9.1除能等时寄存器24014.9.20字节计数位24114.10以无数据来响应等时IN令牌24214.11使用等时FIFO242第15章 EZUSB FX中断15.1简介24315.2USB核心中断24415.3唤醒中断24415.4USB中断信号源24515.5SUTOK与SUDAV中断24815.6SOF中断24915.7中止 suspend 中断24915.8USB重置中断24915.9批量端点中断25015.10USB自动向量25015.11USB自动向量译码25115.12I2C中断25215.13IN批量NAK中断 仅存于AN2122/26与FX系列 25315.14I2C STOP反相中断 仅存于AN2122/26与FX系列 25415.15从FIFO中断 INT4 255第16章 EZUSB FX重置16.1简介25716.2EZUSB FX打开电源重置 POR 25716.38051重置的释放25916.3.1RAM的下载26016.3.2下载EEPROM26016.3.3外部ROM26016.48051重置所产生的影响26016.5USB总线重置26116.6EZUSB脱离26216.7各种重置状态的总结263第17章 EZUSB FX电源管理17.1简介26517.2中止 suspend 26617.3回复 resume 26717.4远程唤醒 remote wakeup 269第18章 EZUSB FX系统18.1简介27118.2DMA寄存器描述27218.2.1来源. 目的. 传输长度地址寄存器27218.2.2DMA起始与状态寄存器27518.2.3DMA同步突发使能寄存器27518.2.4虚拟寄存器27818.3RD/FRD与WR/FWR DMA闪控的选择27818.4DMA闪控波形与延伸位的交互影响27918.4.1DMA外部写入27918.4.2DMA外部读取280第19章 EZUSB FX寄存器19.1简介28219.2批量数据缓冲区寄存器28319.3等时数据FIFO寄存器28419.4等时字节计数寄存器28519.5CPU寄存器28719.6I/O端口配置寄存器28819.7I/O端口A~C输入/输出寄存器28919.8230 Kbaud UART操作--AN2122/26寄存器29119.9等时控制/状态寄存器29119.10I2C寄存器29219.11中断29419.12端点0控制与状态寄存器29919.13端点1~7的控制与状态寄存器30019.14整体USB寄存器30519.15快速传输30919.16SETUP数据31119.17等时FIFO的容量大小31119.18通用I/F中断使能31219.19通用中断请求31219.20输入/输出端口寄存器D与E31319.20.1端口D输出31319.20.2输入端口D脚位31319.20.3端口D输出使能31319.20.4端口E输出31319.20.5输入端口E脚位31419.20.6端口E输出使能31419.21端口设置31419.22接口配置31419.23端口A与端口C切换配置31619.23.1端口A切换配置#231619.23.2端口C切换配置#231719.24DMA寄存器31919.24.1来源. 目的. 传输长度地址寄存器31919.24.2DMA起始与状态寄存器32019.24.3DMA同步突发使能寄存器32019.24.4选择8051 A/D总线作为外部FIFO321PART 3 固件技术篇第20章 EZUSB FX固件架构与函数库20.1固件架构总览32320.2固件架构的建立32520.3固件架构的副函数钩子32520.3.1工作分配器32620.3.2设备请求 device request 32620.3.3USB中断服务例程32920.4固件架构整体变量33220.5描述符表33320.5.1设备描述符33320.5.2配置描述符33420.5.3接口描述符33420.5.4端点描述符33520.5.5字符串描述符33520.5.6群组描述符33520.6EZUSB FX固件的函数库33620.6.1包含文件 *.H 33620.6.2子程序33620.6.3整体变量33820.7固件架构的原始程序代码338第21章 EZUSB FX固件范例程序21.1范例程序的简介34621.2外围I/O测试程序34721.3端点对, EP_PAIR范例35221.4批量测试, BulkTest范例36221.5等时传输, ISOstrm范例36821.6问题与讨论373PART 4 实验篇第22章 EZUSB FX仿真器22?1简介37522?2所需的工具37622?3EZUSB FX框图37722.4EZUSB最终版本的系统框图37822?5第一次下载程序37822.6EZUSB FX开发系统框图37922.7设置开发环境38022.8EZUSB FX开发工具组的内容38122.9EZUSB FX开发工具组软件38222.9.1初步安装程序38222.9.2确认主机 个人计算机 是否支持USB38222.10安装EZUSB控制平台. 驱动程序以及文件38322.11EZUSB FX开发电路板38522.11.1简介38522.11.2开发电路板的浏览38522.11.3所使用的8051资源38622.11.4详细电路38622.11.5LED的显示38722.11.6Jumper38722.11.7连接器39122.11.8内存映象图39222.11.9PLD信号39422.11.10PLD源文件文件39522.11.11雏形板的扩充连接器P1~P639722.11.12Philips PCF8574 I/O扩充IC40022.12DMA USB FX I/O LAB开发工具介绍40122.12.1USBFX简介40122.12.2USBFX及外围整体环境介绍40322?12?3USBFX与PC连接软件介绍40422.12.4USBFX硬件功能介绍404第23章 LED显示器输出实验23.1硬件设计与基本概念40923.2固件设计41023.3.1固件架构文件FW.C41123.3.2描述符文件DESCR.A5141223.3.3外围接口文件PERIPH.C41723.4固件程序代码的编译与链接42123.5Windows程序, VB设计42323.6INF文件的编写设计42423.7结论42623.8问题与讨论427第24章 七段显示器与键盘的输入/输出实验24.1硬件设计与基本概念42824.2固件设计43124.2.1七段显示器43124.2.24×4键盘扫描43324.3固件程序代码的编译与链接43424.4Windows程序, VB设计43624.5问题与讨论437第25章 LCD文字型液晶显示器输出实验25.1硬件设计与基本概念43825.1.1液晶显示器LCD43825.2固件设计45225.3固件程序代码的编译与链接45625.4Windows程序, VB设计45725.5问题与讨论458第26章 LED点阵输出实验26.1硬件设计与基本概念45926.2固件设计46326.3固件程序代码的编译与链接46326.4Windows程序, VB设计46526.5问题与讨论465第27章 步进电机输出实验27.1硬件设计与基本概念46627.1.11相激磁46727.1.22相激磁46727.1.31-2相激磁46827?1?4PMM8713介绍46927.2固件设计47327.3固件程序代码的编译与链接47427.4Windows程序, VB设计47627.5问题与讨论477第28章 I2C接口输入/输出实验28.1硬件设计与基本概念47828.2固件设计48128.3固件程序代码的编译与链接48328.4Windows程序, VB设计48428.5问题与讨论485第29章 A/D转换器与D/A转换器的输入/输出实验29.1硬件设计与基本概念48629.1.1A/D转换器48629.1.2D/A转换器49029.2固件设计49329.2.1A/D转换器的固件设计49329.2.2D/A转换器的固件设计49629.3固件程序代码的编译与链接49729.4Windows程序, VB设计49829.5问题与讨论499第30章 LCG绘图型液晶显示器输出实验30.1硬件设计与基本概念50030.1.1绘图型LCD50030.1.2绘图型LCD控制指令集50330.1.3绘图型LCD读取与写入时序图50530.2固件设计50630.2.1LCG驱动程序50630.2.2USB固件码51330.3固件程序代码的编译与链接51630.4Windows程序, VB设计51730.5问题与讨论518附录A Cypress控制平台的操作A.1EZUSB控制平台总览519A.2主画面520A.3热插拔新的USB设备521A.4各种工具栏的使用524A.5故障排除526A.6控制平台的进阶操作527A.7测试Unary Op工具栏上的按钮功能528A.8测试制造商请求的工具栏 2100 系列的开发电路板 529A.9测试等时传输工具栏532A.10测试批量传输工具栏533A.11测试重置管线工具栏535A.12测试设置接口工具栏537A.13测试制造商请求工具栏 FX系列开发电路板A.14执行Get Device Descriptor 操作来验证开发板的功能是否正确539A.15从EZUSB控制平台中, 加载dev_io的范例并且加以执行540A.16从Keil侦错应用程序中, 加载dev_io范例程序代码, 然后再加以执行542A.17将dev_io 目标文件移开, 且使用Keil IDE 集成开发环境 来重建545A.18在侦错器下执行dev_io目标文件, 并且使用具有侦错能力的IDE547A.19在EZUSB控制平台下, 执行ep_pair目标文件A.20如何修改fw范例, 并在开发电路板上产生等时传输550附录BEZUSB 2100系列及EZUSB FX系列引脚表B.1EZUSB 2100系列引脚表555B?2EZUSB FX系列引脚图表561附录C EZUSB FX寄存器总览附录D EEPROM烧录方式
上传时间： 2013-11-21
上传用户：努力努力再努力
一：微电脑设计11.1：微电脑基本结构11.2：单芯片微电脑21.3：单芯片微电脑种类3二：MCS51架构介绍62.1：接脚说明62.2：内部构造图72.3：系统时序82.4：内存结构92.5：系统重制142.6：中断结构15三：LCD简介243.1：简介243.2：内部结构263.3：模块指令29图1-1 微电脑基本结构1表1-1 MCS-51 单芯片比较.5图2-1 MCS-51 接脚图.6图2-2 内部结构方块图8图2-3 MCS-51 指令执行时序.9图2-4 MCS-51 内部数据存储器.10图2-5 MCS-51 程序内存结构图.10图2-6 MCS-51内部数据存储器结构11图2-7 特殊功能缓存器12表2-1 特殊功能缓存器(SFC)初值设定.13图2-8 数据存储器结构图13表2-2 SFR重置设定值.15表2-3 中断向量17图2-9 中断结构方块图18表2-4 中断致能缓存器IE19表2-5 中断优先权缓存器(IP) .20表2-6 中断源优先权顺序21表2-7 计时/计数控制缓存器TCON.21表2-8 计时/计数模式设定.23图3-1 LCD 的接口电路方图24表3-1 LCD 接脚说明25表3-2 控制脚功能25表3-3 LCD 模块地址对映26表3-4 字符产生器与字型码对映27表3-5 LCD 内字型表28表3-6 LCD 控制指令表32图3-2 初始化流程图33表4-1 功能说明34图4-1 电路图35图4-2 程序流程图36此篇专题主要研究是利用8051芯片制作出电子钟，利用LCD当作显示介面，并且设置有闹铃功能，是很可以融入生活的小家电。关键词: AT89C51，LCD，电子锺，数字钟，闹铃。四：电子钟344.1：相关知识344.2：功能说明344.3`:流程图36五：心得感想41六：程序代码42附录：MCS51指令集.54参考数据60
上传时间： 2013-10-11
上传用户：butterfly2013
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-11-17
上传用户：皇族传媒
之前也一直在做关于Xilinx FPGA各个方面的文章，但是总体而言就显得有些杂，总希望能有人能整理一下便于查阅;另外针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以想了想，最终还是决定自己动手整合一下。一方面给自己梳理梳理相关知识架构，另一方面的话，跟大家分享分享，希望对大家有所帮助，当然更加希望Xilinx? FPGA工程师/爱好者能跟我们一起来探讨学习!《成为Xilinx FPGA设计专家》这本电子书，计划分为3大部分：基础篇、提升篇、高级篇。 当然这里讲的就是《成为Xilinx FPGA设计专家》(基础篇)。本电子书主要论述了等相关内容。本电子书旨在解决工程师日常设计中所需的基础知识，希望这本电子书可以对各位Xilinx? FPGA工程师/爱好者有所帮助。
上传时间： 2013-11-02
上传用户：q986086481
