Keil Cx51 V7.0单片机高级语言编程与uVision2应用实践详细介绍了KeilCx51V7.机C语言编译器和全新Windows集成开发环境μVision2的强大功能和具体使用方法。全面介绍了最新版本Cx51编译器新增加的控制命令，给出了全部Cx51运行库函数及其应用范例，对KeilCx51软件包中各种应用工具，如BL51/Lx51连接定位器、A51/Ax51宏汇编器、LIB51库管理程序以及OH51符号转换程序等都作了详细介绍，还介绍了单片机实时多任务操作系统RTX51及其子集RTX51TINY的具体功能与应用方法。μVision2已经将调试器功能集成于其中，用户可以在单一环境下完成从源程序编写、编译、连接定位一直到目标文件的仿真调试等全部工作，书中详细介绍了μVision2各种功能和应用，包括软件模拟调试和硬件目标板实时在线仿真。第1章 851单片机与KeilCx51基础 1.1 851单片机的存储器组织结构 1.2 KeilCx51开发工具 1.3 Cx51简单编程与调试第2章 Cx51程序设计基础 2.1 标识符与关键字 2.2 Cx51程序设计的基本语法 2.2.1 数据类型 2.2.2 常量 2.2.3 变量及其存储模式 2.2.4 用typedef重新定义数据类型 2.2.5 运算符与表达式 2.3 Cx51程序的基本语句 2.3.1 表达式语句 2.3.2 复合语句 2.3.3 条件语句 2.3.4 开关语句 2.3.5 循环语句 2.3.6 返回语句第3章 函数 3.1 函数的定义； 3.2 函数的调用 3.2.1 函数的调用形式 3.2.2 对被调用函数的说明 3.2.3 函数的参数和函数的返回值 3.2.4 实际参数的传递方式 3.3 函数的递归调用与再入函数
上传时间： 2014-01-16
上传用户：edisonfather
存储器技术.doc 计算机的主存储器（Main Memory），又称为内部存储器，简称为内存。内存实质上是一组或多组具备数据输入输出和数据存储功能的集成电路。内存的主要作用是用来存放计算机系统执行时所需要的数据，存放各种输入、输出数据和中间计算结果，以及与外部存储器交换信息时作为缓冲用。由于CPU只能直接处理内存中的数据 ，所以内存是计算机系统中不可缺少的部件。内存的品质直接关系到计算机系统的速度、稳定性和兼容性。 4.1 存储器类型计算机内部存储器有两种类型，一种称为只读存储器ROM（Read Only Memiry），另一种称为随机存储器RAM（Random Access Memiry）。 4.1.1 只读存储器只读存储器ROM主要用于存放计算机固化的控制程序，如主板的BIOS程序、显卡BIOS控制程序、硬盘控制程序等。ROM的典型特点是：一旦将数据写入ROM中后，即使在断电的情况下也能够永久的保存数据。从使用上讲，一般用户能从ROM中读取数据，而不能改写其中的数据。但现在为了做一日和尚撞一天钟于软件或硬件程序升级，普通用户使用所谓的闪存（Flash Memiry）也可以有条件地改变ROM中的数据。有关只读存储器ROM的内容将在第11章中介绍，本章主要介绍随机存储器。4.1.2 随机存取存储器随机存取存储器RAM的最大特点是计算机可以随时改变RAM中的数据，并且一旦断电，TAM中数据就会立即丢失，也就是说，RAM中的数据在断电后是不能保留的。从用于制造随机存取存储器的材料上看，RAM又可分为静态随机存储器SRAM（Static RAM）和动态随机存储器DRAM（Dymamic RAM）两种。1. 动态随机存储器在DRAM中数据是以电荷的形式存储在电容上的，充电后电容上的电压被认为是逻辑上的“1”，而放电后的电容上的电压被认为是逻辑上的“0”认。为了减少存储器的引脚数，就反存储器芯片的每个基本单元按行、列矩阵形式连接起来，使每个存储单元位于行、列的交叉点。这样每个存储单元的地址做一日和尚撞一天钟可以用位数较少的行地址和列地址两个部分表示，在对每个单元进行读写操作时，就可以采用分行、列寻址方式写入或读出相应的数据，如图4－1所示。 由于电容充电后，电容会缓慢放电，电容 上的电荷会逐渐
标签： 存储器
上传时间： 2014-01-10
上传用户：18752787361
自动检测80C51 串行通讯中的波特率本文介绍一种在80C51 串行通讯应用中自动检测波特率的方法。按照经验，程序起动后所接收到的第1 个字符用于测量波特率。这种方法可以不用设定难于记忆的开关，还可以免去在有关应用中使用多种不同波特率的烦恼。人们可以设想：一种可靠地实现自动波特检测的方法是可能的，它无须严格限制可被确认的字符。问题是：在各种的条件下，如何可以在大量允许出现的字符中找出波特率的定时间隔。显然，最快捷的方法是检测一个单独位时间（single bit time），以确定接收波特率应该是多少。可是，在RS-232 模式下，许多ASCII 字符并不能测量出一个单独位时间。对于大多数字符来说，只要波特率存在合理波动（这里的波特率是指标准波特率），从起始位到最后一位“可见”位的数据传输周期就会在一定范围内发生变化。此外，许多系统采用8 位数据、无奇偶校验的格式传输ASCII 字符。在这种格式里，普通ASCII 字节不会有MSB 设定
上传时间： 2013-10-15
上传用户：shirleyYim
自制89C51单片机实验电路板 学习单片机离不开实验，以往单片机的实验往往依赖于仿真机和单片机学习系统，价格昂贵，初学者很难配备。近年来，随着FLASH型单片机的广泛应用，采用软件模拟加写片验证成为一种经济实用的实验方法，以AT89C51单片机为例，其价格不足￥10RMB，而擦、写次数可以有1000次，一块芯片即可做上千次的实验。目前，流行的单片机开发软件Keil可以免费获得用于学习的EVAL版；编程器价格并不昂贵，专门用于写89C51类芯片的编程器价格更低廉（不足百元），而且编程器也是以后开发单片机所必备的工具；相比之下，用于实验的电路板制作比较麻烦，用万用板搭接，只能做些很简单的电路，稍复杂的电路一般要用到双面板，而业余条件下是很难自制双面板的，而且实验电路板主要是用于学习，学完了，也就没有什么使用价值了，所以很多人希望能够廉价地获得。作者在多年单片机教学（包括从事网络教学）的基础上，开发了一块有较多功能但使用单面板的单片机实验板，适于业余爱好者自制。这块实验板采用89C51为主芯片，板上安装了5位数码管，8个发光二极管，四个按钮开关，一个简单的音响电路，一个用于计数实验的振荡器，At24CXXX类芯片插座，X5045芯片插座，RS232串行接口等。使用这块实验板可以进行流水灯、人机界面程序设计、音响、中断、计数器等基本编程练习，还可以学习I2C接口芯片使用、SPI接口芯片使用、与PC机进行串行通讯等目前较为流行的技术。图1是该实验板的电路原理图，从图中可以看出，该实验板由若干块集成电路和一些阻容元件等组成，下面我们就分别介绍。1、发光二极管接口主芯片（U1）的P1端口接了8个发光二极管，这些发光二极管的负极接到P1端口各引脚，而正极则通过一个排电阻（标号为JP4，阻值为470殴）接到正电源端，这样，这些发光二极管亮的条件就U1的P1口相引的引脚为低电平，即如果P1口某引脚输出为0，相应的灯亮，如果输出为1，相应的灯灭。例：MOV P1，#0FH该行程序将使发光二极管L1-L4熄灭，而L5-L8点亮。2、数码管接口U1的P0口和P2口的部份引脚构成了5位LED数码管驱动电路，这里LED数码管采用了共阳型，共阳型数码管的笔段（即对应abcdefgh）引脚是二极管的负极，所有二极管的正极连在一起，构成公共端，即片选端，对于这种数码管的驱动，要求在片选端提供电流，为此，使用了PNP型三极管作为片选端的驱动，共使用5只三极管，所有三极管的发射极连在一起，接到正电源端，它们的基极则分别连到P2.0⋯P2.4，这样，当P2.0⋯P2.4中某引脚输出是高电平时，三极管不导通，不能给相应位的数码管供电，该位数码管的所有笔段都不亮，反之，如果某引脚是低电平时，三极管导通，可以给相应的数码管供电，该位数码管是否点亮，点亮哪些笔段，取决于这些笔段引脚是高或低电平。从图图1 共阳型数LED显示器.....
上传时间： 2013-11-14
上传用户：dingdingcandy
现实世界中有很多问题，它的机理较简单，用静态,线性或逻辑的方法即可建立模型，使用初等的数学方法，即可求解，我们称之为初等数学模型。本章主要介绍有关自然数，比例关系，状态转移，及量刚分析等建模例子，这些问题的巧妙的分析处理方法，可使读者达到举一反三，开拓思路，提高分析, 解决实际问题的能力。 在人们的生产实践中，经常会遇到如何利用现有资源来安排生产，以取得最大经济效益的问题。此类问题构成了运筹学的一个重要分支—数学规划，而线性规划(Linear Programming 简记LP)则是数学规划的一个重要分支。自从1947年G. B. Dantzig 提出求解线性规划的单纯形方法以来，线性规划在理论上趋向成熟，在实用中日益广泛与深入。特别是在计算机能处理成千上万个约束条件和决策变量的线性规划问题之后，线性规划的适用领域更为广泛了，已成为现代管理中经常采用的基本方法之一。 如果目标函数或约束条件中包含非线性函数，就称这种规划问题为非线性规划问题。一般说来，解非线性规划要比解线性规划问题困难得多。而且，也不象线性规划有单纯形法这一通用方法，非线性规划目前还没有适于各种问题的一般算法，各个方法都有自己特定的适用范围。 下面通过实例归纳出非线性规划数学模型的一般形式，介绍有关非线性规划的基本概念。
上传时间： 2013-10-19
上传用户：lunshaomo
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
无人机在空中侦察、监视、通信、反潜以及电子干扰等领域发挥的作用日趋重要，GPS技术已经成为无人机快速，安全，有效地执行任务的关键技术。传统的GPS信号捕获算法，每搜索一个多普勒频点需要进行两次FFT和一次IFFT，运算量大且实时性差。文中利用C/A码功率谱对称性的特点，通过减少参与循环的FFT点数的方法对传统的FFT算法做了改进并利用MATLAB进行了仿真，仿真结果表明，改进后的捕获方法能够在满足捕获精度的条件下，可以更快的完成捕获任务，有效地提升了导航定位的实时性。
上传时间： 2014-01-09
上传用户：ainimao
为了响应国家工业和信心产业部[2009]666号文件我国数字对讲机实现模拟转数字化的要求，并且为了方便企业生产和调试、降低成本的目的。采用国产基带芯片SCT3918设计了一款适应我国国情的数字对讲机CDMR（China Digital Mobile Radio），在实验室内做了射频技术指标测试、音频技术指标测试、可靠性测试，实验结果表明射频技术指标符合[2009]666号文件要求，音频技术指标符合《移动通信调频无线电话机通用技术条件》，设计符合我国对讲机模拟转数字的政策、适合我国的国情、便于企业生产和调试。
上传时间： 2013-10-18
上传用户：caozhizhi
