异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，...
机械时钟技术资料
📦 资源总数：5370
💻 源代码：11235
📚 机械时钟全部资料 (5370个)
基于FPGA和PLL的函数信号发生器时钟部分的实现
基于FPGA和PLL的函数信号发生器时钟部分的实现...
VHDL语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
大型设计中FPGA的多时钟设计策略
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
VHDL语言编写的时钟显示代码
VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错...
FPGA异步时钟设计中的同步策略
FPGA异步时钟设计中的同步策略，需要...
通过fpga产生时钟的VHDL源码
通过fpga产生时钟的VHDL源码，QII7.1下调试通过...
附件中资料时模拟时钟方面的信息
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。...
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法...
FPGA的时钟详细讲解
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。...