浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。
上传时间： 2014-01-19
上传用户：xauthu
STM32，5110液晶显示声纳探鱼器200KHz，带电路图，精确到厘米 MC34063升压，大声压发射，实际板子上滤波电路没要（电路图上的滤波电阻电容电感没焊，开路或者短路）。一般200KHz的换能器在水里面的耦合比较好，在空气中发射出来的（或者接收的）强度很低。 用的MOSFET Relay，contact和release时间都可以做到很小，不过选的是比较低端器件，所以最近测量距离为70cm。 开源啦开源啦 架构为状态机+任务流，Task都是放在函数指针数组里面的 Task分两种，routine的和错误处理的 5110液晶的SPI用的DMA 基本上STM32和C语言高阶的特征都用上了，稍微修改直接可以商用 Open Issue 偶尔会hardware fault或者memory fault，然后watchdog重启， 应该比较好解决，仔细检查下就好 有什么问题代码的file comment里面有我联系地址 有能搞到好的器件也请知会我，多谢了 接下来准备把它装到船模上，用以前四轴的那套东西，就看什么时候有时间了
上传时间： 2013-10-28
上传用户：songyue1991
该应用报告描述了旋转检测器的实现，该旋转检测器使用一对可检测磁场的巨磁阻GMR（Giant Magneto-Resistive,）传感器。传感器的分布使它们不使用正交信号序列，这提供了讨论非正交情况如何配置SIF的机会。讨论了调试SIF应用程序的技术，提供了一个设计非正交进程状态机（processing state machines）的工具。
上传时间： 2013-10-21
上传用户：sammi
实用单片机系统是基于MCU8051硬件平台下开发的一款操作平台，它不是一个操作系统，而是一个操作平台，主要借鉴了操作系统、手机的一些概念，比如消息机制、系统时钟、软件定时器、平台等概念。 实用单片机系统的核心理念是：在一个标准化的硬件基础上（如8051，avr，arm等）扩展一个标准化的软件平台，把常规项目常用的一些功能如串口通讯、串口调试、系统定时器、软件定时器、按键界面处理等通过消息机制组织起来，形成一个完整的系统。当一个特定的项目需要增加或者删除一项具体的功能时，只需要在平台上增加或者去掉相应的功能即可，这样项目不需要每次重新构思架构，也不需要从零开始，并且原有的系统通过各个项目沉淀后，更加稳定可靠，这就是平台的概念，它不是各个子函数的集合。 相对于现在的很多人把RTOS操作系统应用于MCU来说，往往只为了实现任务的调度转换而不考虑功能的实用、易用性，此外因其较高的资源占用性导致其不适合在MCU类低资源的嵌入式平台应用，MS系统相对于这些RTOS来说，首先还是保留了编程者的常规前后台思维，但又加了一些RTOS的优点，如软件定时器实现的时间片任务系统，类似RTOS的任务，其次为编程者实现了整个程序的框架和一些常用的函数及接口功能如按键、串口、时钟等，让编程者把精力放在跟项目相关的地方，甚至不需要关心所用MCU的寄存器配置，再次就是代码非常简单，容易学习，尤其是建议大家采用SourceInsight查看程序，远比keil编辑器的功能强，它是C语言下最好的编辑器。而MS3.21版本，建议大家直接在Keil的软件仿真器下运行学习。 MS资料可以从以下网址下载：http://www.study-bbs.com/thread-46471-1-1.html读者有什么疑问也可以在这个版面提问，作者将尽力解释。目前MS3.21版本增加了一个GUI操作框架，相比目前已有的GUI更加简单易懂，利用一个函数指针代替了复杂的状态机，每一个界面由一个界面建立函数和一个执行函数构成即可。
上传时间： 2013-10-29
上传用户：txfyddz
10pin jtag接口定义 表1 Rainbow Blaster 的10PIN 母头接口定义引AS 模式 PS 模式 JTAG 模式脚 信号名 描述 信号名 描述 信号名 描述1 DCLK 时钟信号 DCLK 时钟信号 TCK 时钟信号2 GND 信号地 GND 信号地 GND 信号地3 CONF_DONE 配置完毕 CONF_DONE 配置完毕 TDO 数据来自于器件4 VCC(TRGT) 目标电源 VCC(TRGT) 目标电源 VCC(TRGT) 目标电源5 nCONFIG 配置控制 nCONFIG 配置控制 TMS JTAG 状态机控制6 nCE Cyclone 芯片使能/ /7 DATAOUT AS 数据输出 nSTATUS 配置状态 /8 nCS 串行配置器件芯片使能/ /9 ASDI AS 数据输入 DATA0 数据到器件 TDI 数据到器件10 GND 信号地 GND 信号地 GND 信号地
上传时间： 2014-04-02
上传用户：lina2343
设计了一种能使FPGA的主状态机直接管理Flash的控制器，该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作，无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制，合并了一些Flash的常用关联指令，方便了用户对FPGA主状态机的设计。
上传时间： 2013-10-08
上传用户：shen007yue
针对高校网络选课系统对网络资源的依赖所造成的选课效率较低的现象，提出一种基于GSM网络的短信选课系统设计方案，并完成系统的软硬件设计。该系统硬件部分主要由STM32103微处理器、GSM短信收发模块以及辅助外设组成。软件部分采用状态机思想进行设计，实现用户选课短消息的接收、解码、存储以及与上位机通信等功能。测试结果表明，该系统能够有效实现选课功能，达到设计预期要求。
上传时间： 2013-10-28
上传用户：linlin
介绍了W5100在现场可编程门阵列(FPGA)系统中实现TCP／IP网络通信的方法。描述了W5100的内部架构和寄存器设置，设计了一套基于直接总线接口模式的FPGA系统，系统主要由FPGA、WS100及网络接口组成。FPGA通过状态机状态控制W51 00，实现传输控制协议(TCP)／互联网协议(IP)。
上传时间： 2013-11-08
上传用户：weiwolkt
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
标签： Synthesis Machine Coding Styles
上传时间： 2013-10-12
上传用户：sardinescn
设计了一种能使FPGA的主状态机直接管理Flash的控制器，该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作，无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制，合并了一些Flash的常用关联指令，方便了用户对FPGA主状态机的设计。
上传时间： 2013-10-28
上传用户：wangzhen1990
