虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

曝光补偿

  • 基于FPGA的逆变器的研制

    现场可编程门阵列器件(FPGA)是一种新型集成电路,可以将众多的控制功能模块集成为一体,具有集成度高、实用性强、高性价比、便于开发等优点,因而具有广泛的应用前景。单相全桥逆变器是逆变器的一种基本拓扑结构,对它的研究可以为三相逆变器研究提供参考,因此对单相全桥逆变器的分析有着重要的意义。 本文研制了一种基于FPGA的SPWM数字控制器,并将其应用于单相逆变器进行了试验研究。主要研究内容包括:SPWM数字控制系统软件设计以及逆变器硬件电路设计,并对试验中发现的问题进行了深入分析,提出了相应的解决方案和减小波形失真的措施。在硬件设计方面,首先对双极性/单极性正弦脉宽调制技术进行分析,选用适合高频设计的双极性调制。其次,详细分析死区效应,采用通过判断输出电压电流之间的相位角预测桥臂电流极性方向,超前补偿波形失真的方案。最后,采用电压反馈实时检测技术,对PWM进行动态调整。在控制系统软件设计方面,采用FPGA自上而下的设计方法,对其控制系统进行了功能划分,完成了DDS标准正弦波发生器、三角波发生器、SPWM产生器以及加入死区补偿的PWM发生器、电流极性判断(零点判断模块和延时模块)和反馈等模块的设计。针对仿真和实验中的毛刺现象,分析其产生机理,给出常用的解决措施,改进了系统性能。

    标签: FPGA 逆变器

    上传时间: 2013-07-06

    上传用户:66666

  • 基于FPGA的红外图像非均匀性校正方法

    随着红外焦平面阵列的不断发展,红外技术的应用范围将越来越广泛。焦平面面阵探测器的一个最大的缺点是固有的非均匀性。本文首先介绍了红外热成像技术的发展,讨论了红外焦平面阵列的基本原理和工作方式,分析了红外非均匀性产生的原因。其次研究了几种主要的非均匀校正方法以及焦平面阵列元的盲元检测和补偿的方法,对红外图像处理技术做了研究。 本文研究的探测器是法国ULIS公司的320×240非制冷微测辐射热计焦平面阵列探测器。主要研究对其输出信号进行非均匀性校正和图像增强。最后针对这一课题编写了基于FPGA的两点校正、两点加一点校正、全局非均匀校正算法和红外图像直方图均衡化增强程序,并对三种校正方法做了比较。

    标签: FPGA 红外图像 非均匀性校正

    上传时间: 2013-08-03

    上传用户:qq442012091

  • 基于FPGA的图像压缩卡设计

    目前的国内的CCD高清摄相头能够输出一组视频信号和数字图像信号,虽然视频信号能够直接在监视器显示,但是输出的数字图像信号占用存储空间太大,不便于进行传输。本文设计了一种基于FPGA的数字图像压缩卡。 在过去的十几年中,国际标准化组织制订了一系列的国际视频编码标准并广泛应用到各种领域。It.264/AVC是ITU-T和ISO联合推出的新标准,采用了近几年视频编码方面的先进技术,以较高编码效率和网络友好性成为新一代国际视频编码标准。 新发展的H.264/AVC比原有的视频编码标准大幅度提高了编码效率,但其运算复杂度也大大增加,本文简要分析了H.264/AVC的复杂度及其优化的途径,给出了主要模块的优化算法实验结果。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案,主要不同有:增强的运动预测能力,准确匹配的较小块变换,自适应环内滤波器,增强的熵编码。测试结果表明这些新特征使H.264/AVC编码器提高50%编码效率的同时,增加了一个数量级的复杂度。实际中恰当地使用H.264/AVC编码工具可以较低的实现复杂度得到与复杂配置相当的编码效率。故实际编码系统开发需要在运算复杂性和编码效率之间进行折衷、兼顾考虑。H.264/AVC引入的新编码特征既增加基本模块的复杂度,也成倍增加算法的复杂度。针对它们的作用和实现方法的不同,可采用不同的硬件实现方法。本文基于上述思路进行优化,具体的工作包括:针对去块滤波的复杂性,本文提出一种适合硬件实现的算法,使其在节省了资源的同时,很好的达到了标准所定义的性能。针对变换量化的复杂性,本文提出一种既满足整体的硬件流水结构,又极大的降低了硬件资源的实现方法。针对码率控制的实现,本文提出了一种有别于传统实现方式的算法,在保证实时性的同时,极大的提高了编码器的性能。本文基于上述算法还进行Baseline Profile编码器的研究,给出了一种实时编码器结构,实现了对高清图像格式(720P)的实时编码,并将其和当前业界先进水平进行了对比,表明本文所实现得结构能够达到当前业界的先进水平。

    标签: FPGA 图像 压缩卡

    上传时间: 2013-07-23

    上传用户:yepeng139

  • 基于FPGA的H264视频编码器设计

    随着多媒体编码技术的发展,视频压缩标准在很多领域都得到了成功应用,如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等,而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路,而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术,如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等,这些技术的采用大大提高了视频压缩的效率,更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化,目标是实现基于Baseline的低复杂度的CIF编码器,并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法,首先对H.264编码器的C代码和算法进行优化,并对优化后的结果进行测试比较,结果显示在图像质量没有明显降低的情况下,H.264编码器编码CIF格式视频每秒达到15帧以上,满足了视频会议应用的实时性要求。然后,以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块,并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计,详细说明模块的工作原理和过程,然后进行多组的仿真测试,结果与C模型相应部分的结果一致,证明了设计的正确性。

    标签: FPGA H264 视频编码器

    上传时间: 2013-06-11

    上传用户:kjgkadjg

  • 基于FPGA的红外图像处理技术研究

    随着微电子技术的发展,国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势,对热成像技术提出了更高的要求,希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分发挥嵌入式 Nios Ⅱ处理器灵活性和 FPGA 处理速度快的优点,构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中,得到了良好的成像效果;同时,由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看,该项技术应用于中电 44 所多种成像组件项目的研究中,推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。

    标签: FPGA 红外图像 处理技术

    上传时间: 2013-05-22

    上传用户:元宵汉堡包

  • 基于FPGA的精确时钟同步方法研究

    在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。

    标签: FPGA 时钟同步 方法研究

    上传时间: 2013-07-28

    上传用户:heart520beat

  • 基于FPGA的嵌入式图像采集卡的研究

    图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛,大部分情况下,采集卡只需将前端相机捕获的图像信息正确地传回计算机即可。但是在要求较高的应用场合需要采集卡能准确控制外部光源和相机,完成图像采集,预处理,数据传输。只有这样,用户才可以根据不同的兴趣和需求对特定的某些图像进行采集、传输以及处理,以达到某种分析目的。 本文根据国家985二期项目“三维粒子图像测速系统”的图像采集与处理需要,设计开发了一款以FPGA为核心控制芯片的嵌入式图像采集卡。采集卡以FPGA为逻辑和算法实现的核心器件,不仅实现了传统意义上的图像采集,而且实现了CCD相机控制和激光器同步曝光功能,打破了以往单纯靠增加硬件设备实现同步控制的方法,简化了系统硬件结构并节约系统成本。此外,在系统中嵌入了图像增强算法和采用PCI接口与计算机连接满足了高速采集的要求。同时,采用市场上广泛应用的Camera Link作为采集卡的图像输入接口,提高了系统的通用性、传输速率和抗干扰能力,简化图像获取设备和模拟摄像头之间需要视频解码等连接。具有嵌入式处理功能,光源同步和相机控制的采集卡将使机器视觉系统,图像测速等诸多领域的图像采集应用变得更为便捷。 论文首先对图像采集卡系统的组成、整体方案和可行性进行了论证。然后给出了图像采集卡的硬件设计。在此部分结合整体设计方案,讨论芯片的选型问题。根据所选芯片的本身特点,分模块地对图像采集卡的硬件设计原理进行了详细的阐述。接下来是图像采集卡的软件设计部分。用VHDL和原理图结合的方法对FPGA进行编程,实现了图像采集系统的各个功能模块。根据图像采集系统的要求用DriverWorks软件设计了图像采集卡的WDM底层驱动程序和上层应用程序。最后是用FPGA实现了带修改参数的硬件嵌入式图像处理算法——图像增强。论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试,给出了调试的时序图和调试结果,经测试分析该采集卡满足“三维粒子图像测速系统”的要求,达到了预期目标。

    标签: FPGA 嵌入式 图像采集卡

    上传时间: 2013-04-24

    上传用户:cazjing

  • 基于超声波传感器的测距系统设计

    超声波传感器 本设计主要是基于AT89S51芯片为核心的超声波测距仪,并有超声波处理模块CX20106A、CD4069组成的超声波发射电路、数码管显示等器件组成,包括单片机系统、超声波发射电路、超声波接收电路、单片机复位电路、LED显示电路。主要实现超声波测距并指示功能。依据实际的测量精度要求还可以添加温度补偿电路。本系统成本低廉,功能实用。

    标签: 超声波传感器 测距系统

    上传时间: 2013-07-04

    上传用户:heminhao

  • 基于FPGA的旋转变压器解码算法

    由于旋转变压器的高精度高可靠性等特点,广泛的应用于如航空、航天、船舶、兵器、雷达、通讯等领域。旋转变压器输出模拟量交流信号,经过数字处理转换为数字角度信号才能进入计算机或其他控制系统,而这种数字处理比较复杂,采用专用的旋转变压器解码芯片想达到理想的精度通常需要较高的成本,限制了它在其他领域的应用。传统的角测量系统面临的问题有:体积、重量、功耗偏大,调试、误差补偿试验复杂,费用较高。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展,也使电子设计的规模和集成度不断提高。同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文的目的是研究利用FPGA实现旋转变压器的硬件解码算法,设计基于FPGA的旋转变压器解码系统。 在本文所设计的系统中,通过FPGA芯片产生旋转变压器的激励信号,再控制A/D转换器对旋转变压器的模拟信号的数据进行采样和转换,并对转换完的数据进行滤波处理,使用基于CORDIC算法流水线结构设计的反正切函数模块解算出偏转角θ,最后通过串行口将解算的偏差角数据输出。本文还分析了该系统误差产生的原因和提高系统精度的方法。 实验结果表明,本文所设计的旋转变压器解码器的硬件组成和软件实现基本能够较精确的完成上述的信号转换和数据运算。

    标签: FPGA 旋转变压器 解码 算法

    上传时间: 2013-05-23

    上传用户:gdgzhym

  • DDR2SDRAM存储器接口设计

    内部存储器负责计算机系统内部数据的中转、存储与读取,作为计算机系统中必不可少的三大件之一,它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”,所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上,因此内存性能的好坏,直接影响到系统的稳定性和运行性能。在当今的电子系统设计中,内存被使用得越来越多,并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大,同时由于竞争的加剧以及利润率的下降,人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势,设计和实现大容量高速读写的内存显得尤为重要。因此,近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化,从技术上也就有了从DRAM到SDRAM,再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比,DDR2 SDRAM存储器在获得大容量和高速率的同时,对存储器的接口设计也提出了更高的要求,其接口设计复杂度也大幅增加。一方面,由于I/O块中的资源是有限的,数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现,设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面,不得不处理好与DDR2接口有关的时序问题(包括温度和电压补偿)。要正确的实现DDR2接口需要非常细致的工作,并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源,从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行,并正确连接到FPGA上,经过仔细仿真,然后在硬件中验证,以确保存储器接口系统的可靠性。

    标签: DDR2SDRAM 存储器 接口设计

    上传时间: 2013-06-08

    上传用户:fairy0212