家电维修(最基础的教程B)1-20.Torrent
上传时间： 2013-06-10
上传用户：eeworm
jk-b交通信号控制机原理图
上传时间： 2013-07-13
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip
上传时间： 2013-08-02
上传用户：zhf1234
专辑类-电子基础类专辑-153册-2.20G 21世纪大学新型参考教材系列-集成电路B-荒井-159页-2.8M.pdf
上传时间： 2013-05-16
上传用户：pkkkkp
三次B样条曲线源代码,C语言编写的三次B样条曲线源代码，希望大家喜欢。
标签：
上传时间： 2013-07-13
上传用户：chengli008
图像的采集和传输是实时监控、远程控制、智能小区等诸多领域的关键技术。基于传统：PC的图像采集已成为现实。随着信息技术的迅速发展，嵌入式系统的研究开发成为了后PC时代的一个热点，它被广泛应用于工业现场、信息家电等各行各业。同时，图像的远程采集传输也朝着专业化、多样化和低成本的方向发展。利用嵌入式技术来实现图像的远程采集传输正顺应了时代发展，有较大的实用价值。 本文主要研究了基于嵌入式的远程图像采集传输系统。嵌入式终端采用$3C2410为核心的目标板为硬件平台，采用嵌入式Linux为系统平台。系统通过连接在嵌入式终端的USB摄像头完成静态图像数据采集，并进行图像压缩处理。在图像传输方面，论文设计了两种模式：一种是通过Intemet传输的、基于B/S模式的传输方式。在该模式下，远端客户机通过浏览器访问架设在终端里的嵌入式服务器而获得图像信息。另一种是基于GPRS网络实现远程无线图像传输。终端将采集到的图像数据通过GPRS网络发送到拥有固定Ip的监控服务器上来完成图像远程传输。 本文首先介绍了图像采集传输和嵌入式方面的相关内容，并介绍了本论文所采用的开发平台。为了顺利开发接着构建了开发环境，这里包括U-boot的移植、Linux系统的内核编译和移植、设备驱动模块的加载以及交叉编译环境的建立。在此基础上，利用Vide04Linux的接口函数，用C语言实现了图像原始数据的采集程序，并利用JPEG算法了实现图像压缩。在基于B/S模式的传输方式中，首先利用Boa架设了嵌入式服务器，然后用C语言完成CGI脚本，该脚本将图像嵌入网页并实时更新以实现网页的动态输出。在基于GPRS实现远程无线图像传输方式中，论文详细分析了系统通讯数据流的特征，提出了采用辨识特征字符、数据打包等策略以实现GPRS的网络连接和数据通讯，并且在此基础上用C语言编程实现。同时，在PC(Linux)上用Socket编程实现了监控服务器软件，该软件用以接收图像数据和控制嵌入式终端的系统状态。最后，论文分析比较了两种传输方式的区别和优缺点。试验证明，采用两种方式都能成功实现图像的远程采集传输，并且试验效果较好。
上传时间： 2013-05-17
上传用户：squershop
便携式B型超声诊断仪具有无创伤、简便易行、相对价廉等优势，在临床中越来越得到广泛的应用。它将超声波技术、微电子技术、计算机技术、机械设计与制造及生物医学工程等技术融合在一起。开展该课题的研究对提高临床诊断能力和促进我国医疗事业的发展具有重要的意义。 便携式B型超声诊断仪由人机交互系统、探头、成像系统、显示系统构成。其基本工作过程是：首先人机交互系统接收到用户通过键盘或鼠标发出的命令，然后成像系统根据命令控制探头发射超声波，并对回波信号处理、合成图像，最后通过显示系统完成图像的显示。 成像系统作为便携式B型超声诊断仪的核心对图像质量有决定性影响，但以前研制的便携式B型超声诊断仪的成像系统在三个方面存在不足：第一、采用的是单片机控制步进电机，控制精度不高，导致成像系统采样不精确；第二、采用的数字扫描变换算法太粗糙，影响超声图像的分辨率；第三、它的CPU多采用的是51系列单片机，测量速度太慢，同时也不便于系统升级和扩展。 针对以上不足，提出了基于FPGA的B型超声成像系统解决方案，采用Altera公司的EP2C5Q208C8芯片实现了步进电机步距角的细分，使电机旋转更匀速，提高了采样精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA内实现数字扫描变换，提高了图像分辨率；人机交互系统采用S3C2410-AL作为CPU，改善了测量速度和系统的扩展性。 通过对系统硬件电路的设计、制作，软件的编写、调试，结果表明，本文所设计的便携式B型超声成像系统图像分辨率高、测量速度快、体积小、操作方便。本文所设计的便携式B型超声诊断仪可在野外作业和抢险（诸如地震、抗洪）中发挥作用，同时也可在乡村诊所中完成对相关疾病的诊断工作。
上传时间： 2013-05-18
上传用户：helmos
集中抄表系统是一个集现代化管理、计算机应用、现代通讯技术、自动控制、信息等多学科技术于一体，实现电力营销监控、电力营销管理、营业抄收、数据采集和网络连接等多种功能的一个完整的系统。 本文设计了基于GPRS与ARM技术的集抄系统，充分利用GPRS通信实时在线、按流量计费、高速传输的优点。本系统采用的是华为的GTM900-B模块，适用于小数据量传送的场合，用户无需实现PPP协议也可实现数据传输功能。基于GPRS与ARM的集中抄表系统包含三个主要的组成部分：基于.NET平台的系统管理中心（主站），基于GPRS的通信网络和基于ARM平台的终端系统。系统管理中心负责系统数据的采集、存储和分析等功能；终端系统实现远程用电设备的信息采集和控制；通信网络则在管理中心和终端系统间建立数据传输链路。基于GPRS与ARM的集中抄表系统丰富了以往系统原有的应用功能，提升了集中抄表系统的综合性能。 经过测试，本系统能够顺利的进行拨号，与主站进行正常的数据发送和接收，能正常的对电表数据进行采集和上位机管理命令下发，达到了预期的效果和设计要求。本系统已经在湖北石首，黄冈，黄石，十堰和湖南部分县、市有一定规模的应用。在石首地区复杂的供电环境下，20个台区所有电表的数据都能按时正确的收集到主站，终端也能正常响应主站下发的命令，实现设计的功能，证明了本系统运行稳定可靠，有利于配电网络运行的安全性和经济性管理，对加强用电管理和提高电网供电质量起到了积极的作用。
上传时间： 2013-06-29
上传用户：jing911003
地铁信号设备中输入输出设备是信号逻辑和现场设备之间的接口，有着四高（高安全，高可靠，高可维护，高可用）要求，目前信号系统厂家的传统做法是整个信号系统产品由一家公司来完成，可是随着技算机技术的快速发展，逻辑部份目前已可以采用通用COTS产品，而输入输出部分还是需要各个信号厂家自己设计和生产，因此设计出一款通用型的输入输出控制器已成地铁行业的发展方向。 为了满足以上要求，本文从实际应用角度出发，使信号系统的产品更加的开放透明，设计出基于ARM的地铁用安全型的智能I/O，从而使信号系统设计可以方便地和现场信号设备接口。 在硬件上采用冗余设计，以ARM为主处理器，整个系统无单点硬件故障，采集部分采用动态异或输入设计，驱动部分采用安全驱动设计。 基于ARM的地铁用安全智能I/O严格遵循欧洲铁路信号产品的标准，使系统的安全性，可靠性，可用性和可维护性有了充分的保障。 本文主要介绍了地铁用安全型智能I/O控制器的设计和实现，包括设计思想，具体实施，硬件和软件的设计等。
上传时间： 2013-06-12
上传用户：ljthhhhhh123
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
