1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
上传时间： 2013-12-09
上传用户：lili123
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间： 2014-01-06
上传用户：许小华
哈夫曼译码器简单程序,数据结构可能会用到。所以在这里传给大家
上传时间： 2013-12-10
上传用户：sunjet
汉明纠错吗译码器,大学生通信课程设计啊
上传时间： 2016-08-16
上传用户：gmh1314
一份很完美的哈夫曼编码译码器得实习报告。源程序功能有编码，译码，打印哈夫曼树。是数据结构实习课得一个范例。
上传时间： 2013-12-31
上传用户：q123321
本文件是利用verilog实现的3-8译码器
上传时间： 2013-12-16
上传用户：ecooo
hafuman编码译码器，用c语言来实现的哈夫曼编码译码器
上传时间： 2016-08-25
上传用户：xz85592677
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
上传时间： 2013-11-30
上传用户：lizhen9880
ldpc译码器 目前通信系统中很多标准都在采用ldpc码，所以他很重要
上传时间： 2016-09-19
上传用户：xz85592677
适合高速Viterbi译码器的hdl的设计与实现
上传时间： 2014-01-19
上传用户：aeiouetla
