本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-18
上传用户：hbsunhui
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
扩频通信具有较强的抗干扰、抗侦查和抗衰落能力,可以实现码分多址,目前广泛应用于通信抗干扰、卫星通信、导航、保密通信、测距和定位等各个方面。另外,随着集成电路技术的飞速发展,数字接收机和软件无线电也已经是现代通信研究的一个热点。 本文正是顺应这种发展趋势,在某工程项目的通信分系统中建立CDMA直接序列扩频通信系统。 本文作者承担了多点无线扩频通信系统的研究,建立了一个完整的仿真系统。提出了适合于本系统的实现算法,同时还建立了基于软件无线电平台的系统的全FPGA设计和实现,包括各个模块的测试和整个系统的联合测试。 文章的主要内容如下： 1.简述了扩频通信及软件无线电的发展及现状。 2. 对直扩系统的基本原理和系统中采用的相关关键技术进行了阐述。相关关键技术包括扩频码的研究和选取,扩频码同步的研究,包括捕获算法和跟踪算法的研究,以及自适应门限的研究。 3.详细讨论了该多点无线通信系统的设计与实现,提出了适合于本系统的算法。首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。仿真结果证明算法的正确性,仿真性能也能满足系统设计的要求。 4.介绍了该多点无线通信系统的硬件平台与系统调试。首先介绍了系统的硬件平台和硬件框图,介绍了系统的相关器件及其配置,接着介绍了FPGA的开发流程、开发工具、设计原则及遇到的相关问题,最后介绍了系统的设计验证与性能分析,给出了系统的调试方案和调试结果。 本文所讨论的多点无线通信系统已经在某工程项目的通信分系统中实现。目前工作正常,性能良好,具有通用性、可移植性,有重要的理论及实用价值。
上传时间： 2013-04-24
上传用户：wzr0701
51单片机的原理图，画pcb板时非常实用。都是分块的 每个模块都分得很细。很好用@！
上传时间： 2013-07-01
上传用户：jcljkh
扩频通信技术是信息时代的三大高技术通信传输方式之一，与常规的通信技术相比。具有低截获率、强抗噪声、抗干扰性，具有信息隐蔽和多址通信等特点，目前已从军事领域向民用领域迅速发展。在民用化之后，它被迅速推广到各种公用和专用通信网络之中，如卫星通信、数据传输、定位、测距等系统中。 扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，然而目前专用扩频芯片大部分功能都已固化。缺少产品开发的灵活性。其次，目前用FPGA与DSP相结合实现的直接序列扩频的收发系统比较多，系统复杂且成本高。另外，现代扩频通信系统在接收和发送端需要完成许多快速复杂的信号处理，这对电路的可靠性和处理速度提出了更高的要求。因此，设计一个全部用FPGA技术实现的扩频通信收、发系统具有较强的实际应用价值。 根据FPGA的高速并行处理能力和全硬件实现的特点，采用直接序列扩频技术，借助QuartusⅡ6.0及Protel99se工具，完成了系统的软件仿真和硬件电路设计。实验结果表明，比用传统的FPGA与DSP相结合实现方式，提高了处理速度，减少了硬件延时。同时采用了流水线技术，提高了系统并行处理的能力。并且系统功能可以通过程序来修改和升级，与专用扩频芯片相比，具有很大的灵活性。所有模块都集成在一个芯片中，提高了系统的稳定性和可靠性。
上传时间： 2013-05-18
上传用户：天天天天
超宽带冲激雷达是一种新体制雷达，其发射信号是无高频载频，宽度仅为纳秒级的冲激脉冲。得益于这种特殊的发射信号，超宽带冲激雷达具有优异的探测性能和广泛的应用前景。自然地，对于发射机的研究，在超宽带冲激雷达研究领域有着极其重要的地位。本文在超宽带冲激雷达实验系统的基础上，对其发射机进行了深入研究，主要内容如下： 1、介绍了超宽带冲激雷达发射机，尤其是脉冲源的原理及设计。 2、分析了决定超宽带冲激雷达探测距离的因素。在此基础上寻求通过提高发射信号脉冲重复频率来增大发射机的能量输出；提出了一种提高脉冲重复频率的方法。设计了基于现场可编程门阵列的延时控制电路，对提高脉冲重复频率予以工程实现。 3、提出了超宽带冲激雷达波束扫描的实现方法：通过精密控制各发射机脉冲源触发时间，在各路发射信号之间产生一定的延时。设计了运用现场可编程门阵列实现这种控制的精密延时电路。
上传时间： 2013-08-05
上传用户：564708051@qq.com
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
区截装置测速法是现代靶场中弹丸测速的普遍方法，测时仪作为区截装置测速系统的主要组成部分，其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状，按照设计要求，设计了一种基于单片机和FPGA的高精度智能测时仪，系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法，简化了系统硬件电路的设计，提高了测时精度；提出了一种基于系统基准时间的测时方案，相对于传统的测时方法，该方案为分析试验过程提供了有效数据，进一步提高了系统工作的可靠性；给出了一种输入信息处理的有效方法，保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路，包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等；实现了系统单片机程序，包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等；分析了系统的误差因素，给出了系统的误差和相对误差的计算公式；通过实验室模拟测试以及靶场现场测试，结果表明系统工作可靠、精度满足设计要求、人机界面友好。
上传时间： 2013-07-25
上传用户：pwcsoft
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-29
上传用户：hwl453472107
HyperSnap-DX 是个屏幕抓图工具，它不仅能抓住标准桌面程序还能抓取 DirectX, 3Dfx Glide 游戏和视频或 DVD 屏幕图。本程序能以 20 多种图形格式（包括：BMP, GIF, JPEG, TIFF, PCX 等）保存并阅读图片。可以用热键或自动记时器从屏幕上抓图。功能还包括：在所抓的图像中显示鼠标轨迹，收集工具，有调色板功能并能设置分辨率，还能选择从 TWAIN 装置中（扫描仪和数码相机）抓图。
上传时间： 2013-04-24
上传用户：坏天使kk
