时隙分配技术是VHF/UHF数据链中的一项关键技术，通过它可以提高系统的通信效率。在目前VHF/UHF数据链的基础上，提出了一种新的时隙分配高层算法：渐变分配策略，它主要是以固定分配方式为主，以竞争分配和动态分配为辅的一种新型时隙分配策略，兼有固定分配、竞争分配和动态分配的优点，同时又尽可能克服它们的缺点，以最小代价换来最大成效。
上传时间： 2014-01-13
上传用户：yl1140vista
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-22
上传用户：ommshaggar
IDT72v90823时隙交叉芯片的 的功能驱动代码，已验证成功
上传时间： 2015-07-13
上传用户：qwe1234
b to b 模式 电子商务系统 ，c# 开发 , B/S结构
上传时间： 2014-01-20
上传用户：hanli8870
本算法是TD-SCDMA中初始同步捕捉DwPTS下行同步导频时隙的仿真
上传时间： 2014-01-24
上传用户：gaojiao1999
在网络仿真模拟工具下实现支持时隙的MAC层TDMA协议
上传时间： 2015-12-24
上传用户：wff
时隙alora和伪贝叶斯算法的形成仿真程序 matlab m文件
上传时间： 2016-12-03
上传用户：李彦东
ucos 消息邮箱的应用 时分多址是把时间分割成周期性的帧(Frame)每一个帧再分割成若干个时隙向基站发送信号
上传时间： 2014-11-24
上传用户：cjl42111
