时间逻辑
共 78 篇文章
时间逻辑 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 78 篇文章，持续更新中。
应用工程师解答-零漂移运算放大器
<p>零漂移放大器可动态校正其失调电压并重整其噪声密度。自稳零型和斩波型是两种常用类型，可实现 nV 级失调电压和极低的失调电压时间/温度漂移。放大器的 1/f 噪声也视为直流误差，也可一并消除。零漂移放大器为设计师提供了很多好处：首先，温漂和 1/f 噪声在系统中始终起着干扰作用，很难以其它方式消除，其次，相对于标准的放大器，零漂移放大器具有较高的开环增益、电源抑制比和共模抑制比，另外，在相同的
CMOS和TTL电路探讨
<p>
通常以为TTL门的速度高于“CMOS门电路。影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻数值。电阻数值越大，作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称“速度-功耗积”，做为器件性能的一个重要指
一种改进的基于时间戳的空间音视频同步方法
<span id="LbZY">空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测和缓冲设计，能够在无需全网时钟和反馈通道的情况下，实现空间通信中的音
低功耗高速跟随器的设计
提出了一种应用于CSTN-LCD系统中低功耗、高转换速率的跟随器的实现方案。基于GSMC±9V的0.18 μm CMOS高压工艺SPICE模型的仿真结果表明，在典型的转角下，打开2个辅助模块时，静态功耗约为35 μA；关掉辅助模块时，主放大器的静态功耗为24 μA。有外接1 μF的大电容时，屏幕上的充放电时间为10 μs；没有外接1μF的大电容时，屏幕上的充放电时间为13μs。验证表明，该跟随器能
精密运算放大器自动校零
运算放大器集成电路，与其它通用<BR>集成电路一样，向低电压供电方向发<BR>展，普遍使用3V供电，目的是减少功<BR>耗和延长电池寿命。这样一来，运算放<BR>大器集成电路需要有更高的元件精度和<BR>降低误差容限。运算放大器一般位于电<BR>路系统的前端，对于时间和温度稳定性<BR>的要求是可以理解的，同时要改进电路<BR>结构和修调技术。当前，运算放大器是<BR>在封装后用激光修调和斩波器稳
高等模拟集成电路
近年来，随着集成电路工艺技术的进步，电子系统的构成发生了两个重要的变化： 一个是数字信号处理和数字电路成为系统的核心，一个是整个电子系统可以集成在一个芯片上（称为片上系统)。这些变化改变了模拟电路在电子系统中的作用，并且影响着模拟集成电路的发展。 数字电路不仅具有远远超过模拟电路的集成规模，而且具有可编程、灵活、易于附加功能、设计周期短、对噪声和制造工艺误差的抗扰性强等优点，因而大多数复杂系统以数
任意波发生器的研究与设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">在任意波形发生器设计中，DDS技术具有成本低、功耗小、分辨率高和切换时间快等优点，但波形形状任意可编辑性较差；软件无线电技术可产生任意复杂波形，但切换时
新型文字电话中数字滤波器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">文中介绍了应用在新型文字电话中的数字滤波器设计技术，这种电话使用了dsPIC33F系列微处理器。采用dsPIC单片机专用
大学物理实验RC电路时间常数的Multisim仿真测试
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于探索大学物理电学实验仿真技术的目的，采用Multisim10仿真软件对RC电路时间常数参数进行了仿真实验测试。从RC电路电容充、放电时电容电压uC的表达式出发，分析了uC与时间常数之间的关系，给出了几种Multis
交流电压，电流转换器
交流电压，电流转换器 特点： 精确度0.25%满刻度(RMS) 多种输入,输出选择 输入与输出绝缘耐压2仟伏特/1分钟 冲击电压测试5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波电压测试2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，稳定性高 2:主要规格 精确度:0.25%F.S.(RMS) (23 ±5℃) 输入
时序逻辑电路的分析和设计
时序逻辑电路的分析和设计
非理想运放构建的低通滤波电路优化设计
<span id="LbZY">分析了基于理想运算放大器构建的滤波器性能以及参数选原则。针对理想运算放大器所构建的滤波器模型当运算放大器为非理想器件时所制造出的滤波器响应性能并不理想这一问题。研究了非理想运算放大器构建的滤波器器件参数对响应时间的影响，提出了一种选取其最优参数值以构建所需滤波器的方法，实验结果表明了该方法的有效性。<br />
<img alt="" src="http://dl.
I2C上拉电阻取值问题
I2C 的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K 或2.2K.<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12032115060B50.jpg" />
2.5Gbs限幅放大器设计
限幅放大器信号通道利用多级放大方式"降低了输出信号上升:下降时间"减小了级间驱动能力不匹配对信号完整性的影响#通过负反馈环路消除了信号通道上的偏移电压"采用独特的迟滞技术"使检测电路的迟滞对外接电阻变化不敏感!<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120329145610648
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
电位计讯号转换器
电位计讯号转换器 AT-PM1-P1-DN-ADL 1．产品说明 AT系列转换器/分配器主要设计使用于一般讯号迴路中之转换与隔离；如 4~20mA、0~10V、热电偶(Type K, J, E, T)、热电阻(Rtd-Pt100Ω)、荷重元、电位计(三線式)、电阻(二線式)及交流电压/电流等讯号，机种齐全。 此款薄型设计的转换器/分配器，除了能提供两组讯号输出（输出间隔离）或24V激发电源供传送器
西门子S7-200 CPU PID控制图解
<p>
PID控制器由比例单元(P)、积分单元(I)和微分单元(D)组成。其输入e (t)与输出u (t)的关系为 u(t)=kp[e(t)+1/TI∫e(t)dt+TD*de(t)/dt] 式中积分的上下限分别是0和t</p>
<p>
因此它的传递函数为：G(s)=U(s)/E(s)=kp[1+1/(TI*s)+TD*s]</p>
<p>
其中kp为比例系数; TI为积分时间常数;
基于改进AdaBoost算法的飞机特征图像识别
飞机特征点图像的识别是航空试飞领域中计算机视觉研究的重要课题，在基于图像的视频安全监控、自动识别与智能人机交互方面有着重要的研究价值。其检测算法经过长时间的发展，已经取得了显著的成绩。本文中对Paul Viola提出的基于积分图像和AdaBoost的检测方法进行了深入研究、改进，并针对实际问题成功应用到飞机特征点图像的快速检测中。<br />
<img alt="" src="http://dl.
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
为什么我的CMOS逻辑电路烧起来了
<div>
Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits