改进型booth华莱士树的低功耗、高速并行乘法器的设计
低功耗高速跟随器的设计
资料详细技术说明
提出了一种应用于CSTN-LCD系统中低功耗、高转换速率的跟随器的实现方案。基于GSMC±9V的0.18 μm CMOS高压工艺SPICE模型的仿真结果表明,在典型的转角下,打开2个辅助模块时,静态功耗约为35 μA;关掉辅助模块时,主放大器的静态功耗为24 μA。有外接1 μF的大电容时,屏幕上的充放电时间为10 μs;没有外接1μF的大电容时,屏幕上的充放电时间为13μs。验证表明,该跟随器能满足CSTN-LCD系统低功耗、高转换速率性能要求。
相关模拟电子资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →