虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时间序列建模预测

  • 基于PLC与FPC变频调速系统的研究.rar

    本文设计的变频调速恒压供水系统由上位机、PLC、变频器、压力变送器等组成。本系统包含三台水泵电动机,采用通用变频器来实现对三相水泵电动机组的软启动和变频调速,运行切换采用“先开先停”的原则。压力变送器检测当前水压信号,送入PLC与设定值经PID比较运算,从而控制变频器的输出电压和频率,进而改变水泵电动机组的转速来改变供水量,最终保持管网压力恒定在设定值附近。把模糊控制算法引入到控制系统中,从而改善了系统的静动态特性。 模糊控制是一种不依赖于被控过程数学模型的仿人思维的控制技术。它可以利用领域专家的操作经验或知识建立被控系统的模糊规则,有较好的知识表达能力。但传统的模糊控制同PID算法一样,均为“事后调节”,因而对大迟延对象的控制效果不是很理想。预测控制的核心是不仅注意过去及现在的目标值,而且注意将来的目标值,使受控量和目标值的偏差尽可能地小,从而提高系统的控制性能。预测控制和模糊控制是各自独立发展起来的两类控制方法,在二者充分发展的基础上,提出将预测的思想和模糊的思想结合起来,形成一种新的控制方法——模糊预测控制FPC。 本文将FPC技术应用于供水系统,设计出自调整修正因子模糊PID控制器,克服了传统PID控制设计中的参数调整困难的问题。模糊PID控制是在大误差范围内采用模糊控制,以提高动态响应速度;在小误差范围内采用PID控制,引入积分控制作用以消除静态误差,提高控制精度。本设计通过变频调速实现恒水压控制,并针对系统的时滞特点采用Smith预估控制器进行补偿。利用Matlab对其模型进行仿真,仿真结果与传统控制算法相比较,该算法具有鲁棒性好,实现简单,易于在线调整等优点,系统响应曲线没有超调,系统的建立时间比较短,抗干扰能力强。 通过对上位机和PLC之间通信的分析和研究,完成了上、下位机的通信设置,给出了上位机监控程序编写方法,通过通信模块实现了对供水系统的远程监控及故障报警。 所开发的系统将FPC与PLC相结合,克服了传统的调节器的缺点,充分发挥了PLC控制灵活、编程方便、适应性强的优点,提高了控制的精确度。实验结果表明,该系统能对异步电动机转速实现精确控制,实用性强,具有一定的推广价值。

    标签: PLC FPC 变频调速系统

    上传时间: 2013-05-19

    上传用户:sdq_123

  • 基于电压源换流器的高压直流输电系统控制策略研究.rar

    作为新一代直流输电技术,基于电压源换流器的高压直流输电凭借其独特的技术优点取得了飞速的发展,并已在新能源发电系统联网、电网非同步互联、无源系统供电、无功补偿等场合得到实际工程应用。在我国,VSC-HVDC的研究尚处于起步阶段。本论文着重开展了VSC-HVDC技术的数学建模和控制策略的研究。论文的主要工作和取得的创新性成果如下: 1.建立了系统标么值模型,分析了VSC-HVDC的运行原理和稳态功率特性。明确了系统主电路参数对运行特性的影响,在此基础上提出了一种功率定义下的换流电抗、直流电压和直流电容以及频域下的交流滤波器参数设计方法。 2.设计了一种基于无差拍控制的VSC-HVDC直接电流离散控制器。针对控制系统存在的VSC电压输出能力限制、PI控制器积分饱和现象和离散采样时间延迟问题,提出了相应的解决方法,推导了其电流内环控制器与功率外环离散控制器的设计原则。 3.推导了换流站网侧与VSC交流侧功率节点以及换流电抗与损耗电阻上的瞬时功率方程,在此基础上提出了一种换流站网侧功率节点控制并补偿换流电抗与损耗电阻消耗二倍频功率的不平衡控制策略,设计了该控制策略下的双序矢量控制器模型。同时针对传统dq软件锁相环在电压不平衡时锁相速度慢的缺点,提出了一种基于前置相序分解的频率自适应dq锁相环,提高了不平衡控制算法的动态性能与稳态特性。 4.对VSC阀在交流电网低电压故障下的过流现象进行分析并提出了一种考虑正负序分量影响的指令电流限制器,保证了故障限流效果。分析比较了VSC阀电流裕度穿越法和指令电流限制器穿越法的特性,在此基础上提出一种结合正负序指令电流限制器与控制模式切换的交流电网低电压穿越控制方法,从而解决交流电网低电压故障时系统稳定与VSC过流问题。 5.在分析现有VSC-HVDC拓扑的基础上,从降低电力电子器件直接串联数目、器件开关频率和简化主电路拓扑结构三个方面出发,将传统直流输电中常用的变压器隔离式多模块结构引入VSC-HVDC系统,并针对该模块级联式拓扑提出一种系统协调控制与模块独立运行相结合的新型控制策略。针对该拓扑下送端站存在的各模块直流侧电容电压均衡问题,提出了一种基于有功分量调节的直流侧电压控制方法。

    标签: 电压源 换流器 控制策略

    上传时间: 2013-06-03

    上传用户:lw4463301

  • 三电平变频器技术的实用化研究.rar

    近年来,在电气传动领域中三电平变频器得到了广泛的应用。三电平逆变器拓扑结构的出现为高电压、大功率变频器的实现提供了一个有效的途径。研究和开发三电平大功率变频器,无论在技术上还是在实际应用上都有十分重要的意义。本文围绕三电平大功率通用变频器的实用化技术进行了深入分析和研究。 论文首先介绍了三电平逆变器主电路的拓扑结构、控制要求、基本原理、特性和PWM控制策略以及调试中存在的问题和相关的解决方法。 中点电位不平衡是三电平拓扑结构的一个固有问题。针对这一问题,本论文分析了中点电压不平衡的根本原因,采用了一种基于滞环控制的电压平衡控制方法。该方法根据负载电流方向的不同组合,通过调整小矢量的冗余状态和作用时间,并充分考虑到中矢量对中点平衡的影响,动态调整两个电容器上的电压,同时,详细地分析了当参考电压矢量落到具有一种或两种冗余小矢量的小三角形区间时开关状态的选择、开关序列的顺序以及作用时间的分配。 基于载波的调制策略是三电平变频器采用的主要调制方式之一。本论文对所采用的基于载波的调制策略,作了深入分析,得出了相应的谐波特性。基于谐波总含量,对调制特性的优劣进行了比较,同时得出了不同载波调制策略输出电压谐波含量与调制度变化的对应关系,并通过实验和仿真对相关结果进行了验证。 主电路和控制电路的硬件设计将直接影响到变频器的运行性能。本论文介绍了在现场实际运行中变频器的主回路及其控制回路的硬件设计,采用理论计算与实践验证相结合的方法得出器件相关参数,并且针对变频器内外RCD缓冲电路在工作时所产生的电压不平衡作了分析,详细的给出了其缓冲吸收电路算法。 最后,把本文的部分研究结果应用于实际工业现场中,研制了690V/600kW的大功率中压变频器,给出了现场运行结果。运行结果表明该变频器输出波形良好,性能满足要求。

    标签: 三电平 变频器

    上传时间: 2013-08-04

    上传用户:kirivir

  • SVPWM算法优化及其FPGACPLD实现.rar

    电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中,判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算,计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程,同时,在整个SVPWM算法中还包含了无理数的运算,这些复杂计算不可避免地会产生大量计算误差,对高精度实时控制产生不可忽视的影响,而且这些复杂运算的计算量大,对系统的处理速度要求高,程序设计复杂,系统运行时间长,占用系统资源多。因此,从工程实际应用的角度出发,需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法,只需进行普通的四则运算,计算非常简单,克服了上述常规SVPWM算法中的缺点,同时,采用交叉分配零电压空间矢量,并将零电压空间矢量的切换点置于各扇区中点的方法,达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力,传统的MCU、DSP都难以满足其要求,而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真,当仿真效果达到SVPWM系统控制要求后,在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入,建立相同功能的SVPWM系统模型,然后利用ISESimulator(VHDL/Verilog)仿真器进行功能仿真和性能分析,验证了本文提出的SVPWM优化设计方案的可行性和有效性。

    标签: FPGACPLD SVPWM 算法优化

    上传时间: 2013-07-30

    上传用户:15953929477

  • H264帧间预测算法研究与FPGA设计.rar

    随着数字化技术的飞速发展,数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据,视频通信需要占用更多的带宽资源,因此为了实现在带宽受限的条件下的传输,视频源必须经过大量压缩。尽管现在的网络状况不断地改善,但相对与快速增长的视频业务而言,网络带宽资源仍然是远远不够的。2003年3月,新一代视频压缩标准H.264/AVC的推出,使视频压缩研究进入了一个新的层次。H.264标准中包含了很多先进的视频压缩编码方法,与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下,H.264的编码效率比H.263提高了一倍左右,并且有更好的网络友好性。然而,高编码压缩率是以很高的计算复杂度为代价的,H.264标准的计算复杂度约为H.263的3倍,所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H.264标准的研究背景,分析了国内外H.264硬件系统的研究现状,并介绍了本文的主要工作。 @@ 接着对H.264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H.264块匹配运动估计算法进行研究,对经典的块匹配运动估计算法通过对比分析,三步、二维等算法在搜索效率上优于全搜索算法,而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点,提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析,对硬件寻址进行了研究。通过一次完整的全搜索数据流分析,改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分;然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词:H.264;FPGA;QuartusⅡ;帧间预测;运动估计;块匹配

    标签: H264 FPGA 帧间预测

    上传时间: 2013-04-24

    上传用户:zttztt2005

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720

  • 基于FPGA的H264编码器的硬件的实现.rar

    对于H.264视频编码系统,虽然单纯用软件也可以实现整个编码过程,但是由于整个编码系统的算法复杂度很高,里面又有大量的数学运算,使得软件的计算能力差、速度慢,容易造成总线拥挤,所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间,提高编码系统的工作效率,有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法,通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据,然后由FPGA读取并进行预测、变换和编码,最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。

    标签: FPGA H264 编码器

    上传时间: 2013-06-30

    上传用户:hehuaiyu

  • 基于FPGA的视频图像分析.rar

    对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量,使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大,需要采用先进的视频编解码协议进行处理,进而实现检测现场的实时监控。 @@ H.264/AVC(Advanced Video Coding)作为MPEG-4的第10部分,因其具有超高的压缩效率、极好的网络亲和性,而被广泛研究与应用。H.264/AVC采用了先进的算法,主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog,以红色飓风 II开发板作为硬件平台,在开发工具QUARTUSII 6.0和MODELSIM_SE 6.1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片,实现视频图像采集、存储、显示以及实现H.264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性,逐渐成为许多系统设计的首选,尤其是与Verilog和VHDL等语言的结合,大大变革了电子系统的设计方法,加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等,然后对静态图像及视频图像的编解码进行详细的分析,比如H.264/AVC中的变换、量化、熵编码等:并以JM10.2为平台,运用H.264/AVC算法对视频序列进行大量的实验,对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台,进行视频图像的采集存储、显示分析,其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计;最后运用verilog语言实现H.264/AVC部分算法,并进行功能仿真,得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程,详细研究了H.264/AVC算法,并运用硬件语言实现了部分算法,对视频编解码芯片的设计具有一定的参考价值。 @@关键词:FPGA;H.264/AVC;视频;verilog;编解码

    标签: FPGA 视频 图像分析

    上传时间: 2013-04-24

    上传用户:啦啦啦啦啦啦啦

  • 用FPGA实现直接序列扩频通信.rar

    扩频通信,即扩展频谱通信技术(Spread Spectrum Communication),它与光纤通信、卫星通信一同被誉为进入信息时代的三大高技术通信传输方式。 扩频通信是将待传送的信息数据用伪随机编码序列,也即扩频序列(SpreadSequence)调制,实现频谱扩展后再进行传输。接收端则采用相同的编码进行解调及相关处理,恢复出原始信息数据。 扩频通信系统与常规的通信系统相比,具有很强的抗人为干扰,抗窄带干扰,抗多径干扰的能力,并具有信息隐蔽、多址保密通信等特点。 现场可编辑门阵列FPGA(Field Programmable Gate Array)提供了极强的灵活性,可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化,并能提供可行的方法来满足不断变化的标准要求。 EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障,使软硬件工程师们有了真正的共同语言,使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体论文对扩频通信系统和FPGA设计方法进行了相关研究,并且用Altera公司的最新的FPGA开发平台QuartusII实现了一个基带扩频通信系统的发送端部分,最后用软件Protel99SE设计了相应的硬件电路。 该系统的设计主要分为两个部分。第一部分是用QuartusII软件设计了系统的VHDL语言描述代码,并对系统中每个模块和整个系统进行相应的功能仿真和时序时延仿真;第二部分是设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路,并进行了相关测试,完成了预定的功能。

    标签: FPGA 直接序列 扩频通信

    上传时间: 2013-07-26

    上传用户:15679277906

  • Adaboost算法的VLSI设计研究和FPGA实现.rar

    随着计算机科学在人机交互领域的极大发展,作为人脸信息处理中的一项关键技术,人脸检测现在已经成为模式识别,计算机视觉和人机交互领域不可缺少的一部分。但是,人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求,而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点,通过对Adaboost算法和现有硬件结构的分析,提出了双流水线硬件检测架构:扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功,达到实时检测的标准。具体工作和创新点包括如下几点: 介绍了人脸检测的原理以及人脸检测经典算法。其中,详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点,即资源占用多,检测速度慢。针对这两个问题,本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构,详细说明了该架构的工作原理,并在该架构基础上,通过加入预测加载技术,进一步提高检测速度。随后,采用存储器访问效率,架构内部存储单元大小,检测时间长短,运算单元数量四个标准,详细比较了新架构和现有架构的差别,显示出新架构的优势。 基于提出的架构,给出了Adaboost人脸检测系统的VLSI实现方案。本文中,采用自顶向下的设计方法将人脸检测系统分成若干个子模块,然后对每个子模块进行详细的设计和说明,给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像,人脸检测系统能够达到50fps的检测速度,满足实时检测的要求。

    标签: Adaboost VLSI FPGA

    上传时间: 2013-06-15

    上传用户:1193169035