虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时间序列建模预测

  • H.264帧内预测算法优化及几个重要模块的FPGA实现

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测 算法优化

    上传时间: 2013-05-25

    上传用户:refent

  • H264视频编码器帧内预测系统设计

    H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度,对于实时性要求较高的场合具有重大的意义。为此,论文在总结国内外相关研究的基础上,针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点,提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。    论文在详细阐述H.264帧内预测编码技术的基础上,分析了17种预测模式算法,通过Matlab仿真建模,直观地给出了预测模式的预测效果,并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响,以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案,将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像,存入片外SDRAM中,控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中,采用一种并行结构的可配置处理单元,即先求和再移位最后限幅的电路结构,来计算各预测模式下的预测值,极大地减小了预测电路的复杂度。针对预测模式选择算法,论文采用多模式并行运算的方法,即多个结构相同的残差计算模块,同时计算各种预测模式对应的SATD值,充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法,采用蝶形快速变换、流水线设计提高硬件的工作效率。最后,论文设计了LCD显示模块直观地显示所得到的最佳预测模式。    整个帧内预测系统被划分成多个功能模块,采用层次化、模块化的设计思想,并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计,由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明,系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上,能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索,具有一定的实用价值。

    标签: H264 视频编码器 帧内预测 系统设计

    上传时间: 2013-07-21

    上传用户:ABCD_ABCD

  • 一种改进的基于时间戳的空间音视频同步方法

    空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序,可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题,这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题,提出了一种改进的基于时间戳的空间音视频同步方法,该方法采用一种相对时间戳映射模型,结合接收端同步检测和缓冲设计,能够在无需全网时钟和反馈通道的情况下,实现空间通信中的音视频同步传输,并在接收端进行同步播放显示。对该方法进行了仿真,结果表明了设计的可行性。同步前的均方根误差SPD值平均在150 ms左右,最大能达到176.1 ms。文中方法能将SPD值控制在60 ms左右,不仅能实现音视频同步传输,并且开销很小,可应用在空间多媒体通信中。

    标签: 音视频

    上传时间: 2013-11-21

    上传用户:comer1123

  • Altium Designer 6 三维元件库建模教程

    Altium Designer 6 三维元件库建模教程 文档名称:AD系列软件三维元件库建模教程 文档描述:介绍在 AltiumDesigner集成开发平台下三维模型建立和使用方法 文档版本:V1.0 作     者:林加添(lineay) 编写时间:2009 年1 月 QQ:181346072 第一章:介绍 在传统的电子整机设计过程中,电路设计部门和结构设计部门(或者由外部设计工作室设计)往往是被分为 两个完全独立的部门,因此在新产品开发过程中,都是结构设计好了,然后出内部 PCB 位置图给 PCB 工程师, 而结构工程师并不了解电路设计过程中一些要点。对 PCB布局一些高度较高元器件位置很多并不符合 PCB 工程 师电路设计的要求。以至 PCB 工程师不得不将就结构工程师所设计的元件布局。最后产品出来时,因为 PCB 布 局不合理等各种因素,问题百出。这不仅影响产品开发速度。也会导致企业两部门之间发生冲突。 然而目前国内大多的电子企业都是停留于这种状态,关键原因目前电路部门和结构部门没有一个有效、快捷 的软件协作接口来帮助两个部分之间更好协调工作、来有效提高工作效率。而面对竞争日益激烈的市场。时间就 是金钱,产品开发周期加长而导致开发成本加剧,也延误了产品上市的时间。这不仅降低了企业在市场的竞争力 也加速了企业倒退的步伐。对于企业来说,都希望有一个有效的协调接口来加速整机的开发速度,从而提高产品

    标签: Designer Altium 元件库 建模

    上传时间: 2013-10-22

    上传用户:moerwang

  • 基于灰色模型的风速风电功率预测研究

    对不稳定风和阵风进行风速预测,以平稳风为例,根据实际风电功率和对应时序风速的关系建模,得到了风电功率随风速变化的各类模型下的拟合参数。为了提高风电功率的预测精度,通过从分段函数和整体建模两个角度比较各种模型的准确程度,得到了适宜于作为风电功率特性曲线的函数模型。

    标签: 灰色模型 功率预测 风速 风电

    上传时间: 2013-10-08

    上传用户:星仔

  • Altium Designer 6 三维元件库建模教程

    Altium Designer 6 三维元件库建模教程 文档名称:AD系列软件三维元件库建模教程 文档描述:介绍在 AltiumDesigner集成开发平台下三维模型建立和使用方法 文档版本:V1.0 作     者:林加添(lineay) 编写时间:2009 年1 月 QQ:181346072 第一章:介绍 在传统的电子整机设计过程中,电路设计部门和结构设计部门(或者由外部设计工作室设计)往往是被分为 两个完全独立的部门,因此在新产品开发过程中,都是结构设计好了,然后出内部 PCB 位置图给 PCB 工程师, 而结构工程师并不了解电路设计过程中一些要点。对 PCB布局一些高度较高元器件位置很多并不符合 PCB 工程 师电路设计的要求。以至 PCB 工程师不得不将就结构工程师所设计的元件布局。最后产品出来时,因为 PCB 布 局不合理等各种因素,问题百出。这不仅影响产品开发速度。也会导致企业两部门之间发生冲突。 然而目前国内大多的电子企业都是停留于这种状态,关键原因目前电路部门和结构部门没有一个有效、快捷 的软件协作接口来帮助两个部分之间更好协调工作、来有效提高工作效率。而面对竞争日益激烈的市场。时间就 是金钱,产品开发周期加长而导致开发成本加剧,也延误了产品上市的时间。这不仅降低了企业在市场的竞争力 也加速了企业倒退的步伐。对于企业来说,都希望有一个有效的协调接口来加速整机的开发速度,从而提高产品

    标签: Designer Altium 元件库 建模

    上传时间: 2013-11-16

    上传用户:chongchong1234

  • 基于CPLD FPGA的数字通信系统建模与设计

    本书主要介绍了基于cpld/fpga的数字通信系统的设计原理与建模方法。从通信系统的组成、eda概述及建模的概念开始(第1~2章),围绕数字通信系统的vhdl设计与建模两条主线,讲述了常用基本电路的建模与vhdl编程设计(第3章),详细地介绍了数字通信基带信号的编译码、复接与分接、同步信号提取、数字通信基带和频带收发信系统、伪随机序列与误码检测等的原理、建模与vhdl编程设计方法(第4~9章)。全书主要是基于cpld/fpga芯片和利用vhdl语言实现对数字通信单元及系统的建模与设计。 全书内容新颖,循序渐进,概念清晰,针对性和应用性强,既可作为高等院校通信与信息专业的高年级本科生教材或研究生的参考书,也可供科研人员及工程技术人员参考。

    标签: CPLD FPGA 数字通信 系统建模

    上传时间: 2014-01-03

    上传用户:tiantian

  • (1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓

    (1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓朴有序序列中顶点个数小于网中顶点数n,则说明网中存在环,不能求关键路径,算法终止 否则执行步骤(3)(3)从汇点v出发,令vl[n-1]=ve[n-1],按逆拓朴排序求其余各顶点的最迟发生时间vl[i](n-2>=i>=2). (4)根据各顶点的ve和vl值,求每条弧s的最早发生时间e(s)和最迟开始时间l(s).若某条弧满足条件e(s)=l(s),则为关键活动.

    标签: lt ve AOE gt

    上传时间: 2014-11-28

    上传用户:fredguo

  • 这是一个的建模的工具

    这是一个的建模的工具,不是原代码,请保留一段时间,

    标签: 建模

    上传时间: 2013-12-22

    上传用户:66666

  • 书中共介绍了四类排序函数:插入排序、起泡排序、选择排序、快速排序。我们需要建立一个无序随机序列

    书中共介绍了四类排序函数:插入排序、起泡排序、选择排序、快速排序。我们需要建立一个无序随机序列,分别用上述排序方法对建立的无序序列有序化,编写相应的程序计算每种算法的赋值次数、比较次数以及所用时间,以此为依据来判断各种算法的效率。

    标签: 排序 函数 快速排序 随机序列

    上传时间: 2015-03-21

    上传用户:wpwpwlxwlx