时间同步

时间同步就是通过对本地时钟的某些操作，达到为分布式系统提供一个统一时间标度的过程。在集中式系统中，由于所有进程或者模块都可以从系统唯一的全局时钟中获取时间，因此系统内任何两个事件都有着明确的先后关系。而在分布式系统中，由于物理上的分散性，系统无法为彼此间相互独立的模块提供一个统一的全局时钟，而由各个进程或模块各自维护它们的本地时钟。由于这些本地时钟的计时速率、运行环境存在不一致性，因此即使所有本地时钟在某一时刻都被校准，一段时间后，这些本地时钟也会出现不一致。为了这些本地时钟再次达到相同的时间值，必须进行时间同步操作。[1]

永磁同步电机(PMSM) PI设计

·摘要：由于永磁同步电机（PMSM）具有转矩控制简单、体积小、高效节能等优点，逐渐成为新型电梯拖动系统发展的主流。本文在给出数学模型的基础上,应用SVPWM调制技术对PMSM进行控制，将广义预测控制应用于电流环节，构成预测PI电流调节器。仿真分析和实际应用结果表明，与传统电流调节器相比,采用预测PI调节器其控制性能有较大提高。

标签： PMSM nbsp PI 永磁同步电机

上传时间： 2013-04-24

上传用户：gxmm
永磁同步电机异步起动程序代码

·永磁同步电机异步起动程序代码

标签： 永磁同步电机代码起动程序

上传时间： 2013-05-23

上传用户：wmwai1314
低速永磁同步电动机的设计研究

·摘　要:详细介绍和分析了用于电梯的无齿轮低速永磁同步电动机(以下简称PMSM) 产生转矩波动的原因和消除转矩波动的种种对策。样机已经装梯试验,试验结果证明了设计思想的正确性。

标签： 低速永磁同步电动机

上传时间： 2013-07-04

上传用户：ccclll
STM32的TIM1_CC1触发双ADC作同步规则转换

TIM1_CC1触发双ADC作同步规则转换，DMA存储转换结果。请使用\MDK-ARM(uV4)下的Keil工程文件，已调试通过。

标签： STM ADC TIM 32

上传时间： 2013-08-01

上传用户：zhliu007
针对医疗系统基于ADC0809的多通道同步数据采集

多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n

标签： 0809 ADC 医疗系统多通道

上传时间： 2013-08-08

上传用户：busterman
基于DSP和FPGA实时视频采集、处理和显示平台

基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与

标签： FPGA DSP 实时视频采集

上传时间： 2013-08-08

上传用户：PresidentHuang
使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

标签： Verilog FIFO 编写

上传时间： 2013-08-12

上传用户：ljt101007
基于CPLD的光积分时间可调线阵CCD驱动电路设计

基于CPLD的光积分时间可调线阵CCD驱动电路设计

标签： CPLD CCD 积分时间电路设计

上传时间： 2013-08-15

上传用户：lalalal
一种以CPLD为核心、以VHDL为开发工具的时间控制器

本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。

标签： CPLD VHDL 核心开发工具

上传时间： 2013-08-16

上传用户：chenjjer
在CPLD内实现声调和时间的控制

在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改

标签： CPLD 声调控制

上传时间： 2013-08-17

上传用户：ysystc699