FPGA全局时钟约束(Xilinx)
上传时间： 2013-11-13
上传用户：农药锋6
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2013-11-16
上传用户：eastimage
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
上传时间： 2014-12-28
上传用户：498732662
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
有关RCC时钟配置的
上传时间： 2013-12-23
上传用户：sqq
关于MSP430 时钟的配置
上传时间： 2014-12-20
上传用户：cccole0605
摘要:IC智能卡使用过程中出现的密码校验失效、数据丢失、应用区不能读写等一系列失效和可靠性问题,严重影响了其在社会生活各领域的广泛应用.分析研究了IC智能卡芯片碎裂、引线键合断裂、静电放电损伤等失效模式和失效机理,并结合IC卡制造工艺和失效IC卡的分析实例,对引起这些失效的根本原因作了深入探讨,就提升制造成品率、改善可靠性提出应对措施.关键词:IC卡;薄/超薄芯片;碎裂;键合
上传时间： 2013-11-09
上传用户：wangjg
医疗应用指南放大器、时钟、数据转换器、数字信号处理器、数字温度传感器、接口、逻辑器件、微控制器、电源管理、射频IC 便携式医疗应用 3血压监测仪及心率监测仪 4血液分析仪 5数字体温计 6脉搏血氧测定仪(Pulse Oxymetry) 7系统支持产品 10无线接口、RFID及Tag-it™ 12低功耗射频产品 14低功耗射频产品、ZigBee™ 15针对便携式设备的电源管理 16针对便携式医疗的产品 18
标签： 医疗应用
上传时间： 2013-11-13
上传用户：fanboynet
Today in many applications such as network switches, routers, multi-computers,and processor-memory interfaces, the ability to integrate hundreds of multi-gigabit I/Os is desired to make better use of the rapidly advancing IC technology.
上传时间： 2013-10-30
上传用户：ysjing
单片机简易时钟
上传时间： 2013-11-02
上传用户：Sophie
