基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法...
时钟提取技术资料
📦 资源总数：5830
💻 源代码：12678
📚 时钟提取全部资料 (5830个)
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法...
一种关于高速时钟提取的文章
一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。...
pll时钟
PLL锁相环实现时钟提取，经过验证可以使用...
基于FPGA的光接收机数据恢复电路
随着信息产业的不断发展,人们对数据传输速率要求越来越高,从而对数据发送端和接收端的性能都提出了更高的要求。接收机的一个重要任务就是在于克服各种非理想因素的干扰下,从接收到的被噪声污染的数据信号中提取同...
HDB3编解码
HDB3编解码，含时钟提取，极高的效率和可靠性，VHDL。...
2016年浙江省电子大赛F题
2016年浙江省电子大赛F题 位同步时钟提取电路 ...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...
实用c程序:16进制<->10进制互换程序 89C51系列CPU编程器接收CPU程序 HT1380实时时钟驱动程序 单个汉字库字摸提取程序
实用c程序:16进制<->10进制互换程序 89C51系列CPU编程器接收CPU程序 HT1380实时时钟驱动程序 单个汉字库字摸提取程序，tc2.0编译 按键扫描驱动程序...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定...