PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
标签： 数字电路
上传时间： 2015-04-22
上传用户：电子世界
电压计(c语言编写的) 通过led灯显示 电路图说明： 1、R1、R2、D1、D2 组成发光二极管显示，显示过压或过流状态； 2、PC3外接模拟信号 采用内部参考电压所以AREF传电容接地抗干扰AVCC接VCC提供AD转换电压 3、PC5提供164的时钟信号 PC4提供串行输入信号 164具有10ma的输出电流，又具有串入并出以及信号锁存的动能，数码管又为共阴管，所以无须另加驱动 这里采用静态显示 4、现以在程序中加入小数点显示
上传时间： 2014-12-04
上传用户：冇尾飞铊
将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。 将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。
上传时间： 2014-12-22
上传用户：lps11188
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
本程序以ISE为开发平台，采用VHDL为开发语言，实现了对一个时钟信号延时的功能
上传时间： 2015-11-03
上传用户：450976175
本程序以XILINX公司的ISE８.２为开发平台，采用VHDL为开发语言，实现了对一个时钟信号分频的功能
上传时间： 2015-11-03
上传用户：Yukiseop
本程序使用MSP430F149驱动PS2接口的PC键盘，使用了SN74LVC4245用作电平转换；PS2 端口使用了标准的六芯插座，可以接收来自标准键盘、鼠标的数据。由于键盘、鼠标都是 5V 供电系统，而 MSP430F149 只能工作在 3.3V，所以需要在两者之间进行电平转换。根据键盘的工作原理，MCU只要接收键盘发送过来的时钟信号和数据信号，然后对数据信号进行解码就可以了。为此我们利用了电平转换电路的两根数据线，让键盘的时钟线 CLK 连接SN74LVC4245 的A8 端口，键盘的数据线DATA连接SN74LVC4245 的A7 端口
上传时间： 2013-12-02
上传用户：cx111111
简单的数字频率计，source为输入，可以测量其频率，在maxplux中使用，需要标准的1hz时钟信号。
标签： 数字频率计
上传时间： 2013-12-09
上传用户：wsf950131
