说明： 此演示程序包含六个任务： softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的每个管脚输出方波的任务 task4 向端口5的每个管脚输出方波的任务 taskled 点亮P1.0上指示灯的任务 6个任务，加上M430/OS的空闲任务，共7个任务，系统开辟了6块堆栈，空闲任务使用main程序的堆栈，空闲任务不保存现场。每块堆栈的大小可以不同。 软时钟任务利用M430/OS的多任务延时模拟了一个有年、月、日、时、分、秒的时钟，并且可以日期 时间格式为BCD格式或10进制格式。 此程序可以直接在MSP430F149的仿真头上运行 程序空间、数据空间都由编译器自动分配。
标签： softclock task1 task2 task3
上传时间： 2013-12-21
上传用户：liglechongchong
编程序，按如下要求来求解n元一次线性方程组（假设方程组具有唯一解）。 （1）方程个数n之值由用户通过键盘输入； （2）方程组存放在“增广矩阵”A之中，而n行n+1列的A存储空间通过new来动态分配，且A的各元素值也由用户通过键盘输入； （3）方程组的解存放于“向量”B之中，而具有n个元素的B存储空间也通过new来动态分配。
标签： 编程
上传时间： 2014-11-06
上传用户：cjl42111
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
1、 ：编写并调试一个模拟的进程调度程序，采用“最高优先数优先”调度算法对进程进行调度。 “最高优先数优先调度算法的基本思想是把CPU分配给就绪队列中优先数最高的进程。尝试静态优先数与动态优先数两种方法： a) 静态优先数是指优先数在整个进程运行期间不再改变。优先数可以在数据输入时指定，也可以根据到达顺序、运行时间确定。 b) 动态优先数是指进程的优先数在创建进程时可以给定一个初始值，并且可以按一定原则修改优先数。例如进程获得一次CPU后就将其优先数减少1。或者进程等待的时间超过某一时限时增加其优先数的值。 2、 编写并调试一个模拟的进程调度程序，模拟实现多级反馈队列调度算法。 3、 编写并调试一个模拟的进程调度程序，模拟实现最低松弛度优先算法。 4、 程序与报告要求： a) 对上述要求1、2、3，至少要完成一项，鼓励尝试多种算法。 b) 输出结果要尽量详细清晰，能够反映调度后队列变化，PCB内部变化。 c) 可以选择在Windows或Linux环境下编写、运行程序 d) 鼓励使用不同的开发工具在不同平台环境上进行开发比较。 e) 在实验报告中，一方面可以对实验结果进行分析，一方面可以对各种算法进行比较，分析它们的优劣，说明各种算法适用于哪些情况下的调度。
上传时间： 2015-11-13
上传用户：zq70996813
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2016-02-12
上传用户：evil
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-10
上传用户：tonyshao
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-25
上传用户：wl9454
在了解实时嵌入式操作系统内存管理机制的特点以及实时处理对内存管理需求的基础上，练习并掌握有效处理内存碎片的内存管理机制，同时理解防止内存泄漏问题的良好设计方法。使用预先规划的思想，构建自己的私有内存管理机制，在系统内存池中申请内存，并将其纳入私有内存管理机制中，形成静态预分配内存池； 静态预分配内存池支持一种以上固定长度内存池，如16 字节内存池和256 字节内存池。固定长度内存池的单块长度应考虑体系结构开销，并尽量减少内部碎片；固定长度内存池数量应可配置； 静态预分配内存池与系统内存池的统一管理机制。向用户分配内存时应保证长度最佳匹配原则。当申请内存的长度超过静态预分配长度或资源不足时，自动向系统内存池申请； 管理机制包括： a) 初 始化函数； b) 内 存申请/释放函数。并特别要保证释放安全； c) 告 警机制； d) 管 理监视机制。 5. 利用可能的互斥机制或代码可重入设计，保证以上管理机制的操作安全性； 6. 创建多Task 环境测试及演示以上内容
上传时间： 2016-04-12
上传用户：lizhen9880
某旅馆有n个等级的房间，第i等级有a个房间，每个等级有b个床位（１<=i<=n）. 模拟旅馆个管理系统中床位的分配和回收功能，设计能为单个旅客分配床位，在其离店便回收床位（供下次分配）的算法
标签： 房间
上传时间： 2016-04-14
上传用户：VRMMO
