时序收敛
时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。
资源总数
500
时序收敛 全部资料 500 份
神经网络系统 BP,MGFPROP,SAMGFPROP, QUICKPROP, SARPROP 解决XOR问题收敛速度和收敛率的图形比较(不同数量的weightfile和不同范围的weight ran
神经网络系统 BP,MGFPROP,SAMGFPROP, QUICKPROP, SARPROP 解决XOR问题收敛速度和收敛率的图形比较(不同数量的weightfile和不同范围的weight range)
2014-01-14
165