时序收敛
时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。
资源总数
500
时序收敛 全部资料 500 份
说明： 1. DL1MS: 延时1ms 子程序, DL01MS : 延时0.1ms 子程序 2. MOV R0,#80H 红外接收的数据的地址 80H~8DH 3. SHOW_RFCO
说明： 1. DL1MS: 延时1ms 子程序, DL01MS : 延时0.1ms 子程序 2. MOV R0,#80H 红外接收的数据的地址 80H~8DH 3. SHOW_RFCODE 在LCD上显示红外接收的数据(演示...
2015-11-20
199