随着低压供电系统中感性负荷越来越多，电网对无功电流的需求量急剧增加，为了提高系统供电质量和供电效率，必须对电网进行无功补偿。晶闸管投切电容器（TSC）一种简单易行的补偿措施，并已得到广泛应用。但是长期以来无功补偿装置中的电容器投切开关存在功能单一、使用寿命短、开关冲击大等不足，这些不足严重制约了补偿装置的发展。因此开发大容量快速的集多种功能于一体的电子开关功率单元将是晶闸管投切电容器（TSC）技术中长期研究的主要内容，具有很高的实用价值。 首先，本文回顾了投切开关的发展历史，并指出它们存在的优点和弊端。阐述了晶闸管投切电容器（TSC）的基本工作原理及主电路的组成和实现手段。 其次，提出功率单元的概念，并介绍了它的组成、功能和作用、对功率单元各个组成部分进行研究，主要包括根据系统电压和电流选择晶闸管型号、根据TSC无过渡过程原理的分析来设计过零触发模块、利用补偿电容上的工作电压波形设计多功能卡上的工作指示电路、故障检测电路，根据TSC的保护特点将温度开关串入到控制信号和冷却风扇电路，在温度过高时起到对功率单元的保护作用。然后在理论及设计参数的基础上制造功率单元。在已有的TSC补偿装置上对功率单元的性能进行实验，实验结果表明，论文所设计功率单元能很好的实现投切电容器的作用，还实现各种保护和显示功能，提高效率和补偿效果。 最后，系统地阐述了功率单元作为集成化开关模块在无功补偿领域的优越性，并指出设计中需要完善的地方。
上传时间： 2013-07-19
上传用户：许小华
电梯在垂直升降的过程中，由于功率变化范围很大，节能潜力巨大。本文主要工作在于结合电梯系统的特点，对超级电容储能系统中超级电容容量需求及其他相关参数的设置进行详细讨论。也对与之配套的双向DC/DC变换器进行研究。 本文在研究了电梯系统的结构和运行特点的基础上，对其运行过程中能量状态的变化进行了详细分析，得到了储能装置中超级电容器容量的计算方法，并在此基础上，根据超级电容器容量需求与系统前级双向整流器功率的关系，提出了一套简单有效的能量管理方案，减少了储能装置中超级电容器的容量需求。并且对于超级电容容量设置给出了一般的原则。 储能装置与系统直流母线之间需要双向变换器进行能量传递，本文对于各种双向直流变换器拓扑的优缺点进行了比较，结合在超级电容储能装置中的具体应用需要，得出BUCK/BOOST型变换器更适合本文中的应用。 本文为储能装置设计了基于DSP（数字信号处理器）全数字控制的具有多种工作方式的双向DC/DC变换器的小功率样机，在电容器放电时，以恒流模式向直流母线输送能量；在电容器充电时，以分段恒流模式或恒压模式进行充电。文中给出了详细的硬件电路以及数字控制部分的设计过程，并通过实验进行了验证。
上传时间： 2013-04-24
上传用户：冇尾飞铊
功率因数补偿装置中FFT谐波检测算法研究,很有参考意义
上传时间： 2013-06-29
上传用户：tzl1975
这本书列举了matlab在27个实例中的使用说明和各种技巧。
上传时间： 2013-04-24
上传用户：gongxinshiwo@163.com
由于绝缘栅双极晶体管IGBT具有工作频率高、处理功率大和驱动简单等诸多优点,在电力电子设备、尤其是中大型功率的电力电子设备中的应用越来越广泛。但是,IGBT失效引发的设备故障往往会对生产带来巨大影响和损失,因此,对IGBT的失效研究具有十分重要的应用意义。 本文在深入分析IGBT器件工作原理和工作特性的基础上,采用双极传输理论联立求解电子和空穴的传输方程,得到了稳态时电子和空穴电流的表达式,对造成IGBT失效的各种因素进行了详细分析。应用MATLAB软件,对硅参数的热导率、载流子浓度、载流子寿命、电子迁移率、空穴迁移率和双极扩散系数等进行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是发生擎住效应以及泄漏电流导致IGBT延缓失效的有用结论。并且,进行了IGBT动态模型的设计和仿真,对IGBT在短路情况下的失效机理进行了深入研究。 考虑到实际设备中的IGBT在使用中经常会发生反复过流这一问题,通过搭建试验电路,着重对反复过流对IGBT可能带来的影响进行了试验研究,探讨了IGBT因反复过流导致的累积失效的变化规律。本文研究结果对于正确判断IGBT失效以及失效程度、进而正确判断和预测设备的可能故障,具有一定的应用参考价值。
上传时间： 2013-08-04
上传用户：lrx1992
matlab中实现雷达信号处理，雷达仿真中会用到的
上传时间： 2013-04-24
上传用户：330402686
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
单片机论文资料，精华中的精华，保证你下的不后悔，做毕设必备的资料..,欢迎下载
上传时间： 2013-04-24
上传用户：edisonfather
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
