虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

无线收发模块

无线收发模块JF24D整合了高频键控(GFSK)收发电路的功能,以特小体积更低成本实现高速数据传输的功能。JF24D的传输速率为1M,具有81个通道可任意设置而互不干扰。可在拥挤的ISM频段中达到稳定可靠的短距离数据传输。工作在全球开放的ISM频段,免许可证使用。JF24D模块由安阳市新世纪电子研究所研发!
  • 基于无线网络zigbee的协议栈的c代码.rar

    基于无线网络zigbee的协议栈的c代码

    标签: zigbee 无线网络 协议栈

    上传时间: 2013-04-24

    上传用户:kirivir

  • 基于嵌入式的远程图像采集传输系统的研究.rar

    图像的采集和传输是实时监控、远程控制、智能小区等诸多领域的关键技术。基于传统:PC的图像采集已成为现实。随着信息技术的迅速发展,嵌入式系统的研究开发成为了后PC时代的一个热点,它被广泛应用于工业现场、信息家电等各行各业。同时,图像的远程采集传输也朝着专业化、多样化和低成本的方向发展。利用嵌入式技术来实现图像的远程采集传输正顺应了时代发展,有较大的实用价值。 本文主要研究了基于嵌入式的远程图像采集传输系统。嵌入式终端采用$3C2410为核心的目标板为硬件平台,采用嵌入式Linux为系统平台。系统通过连接在嵌入式终端的USB摄像头完成静态图像数据采集,并进行图像压缩处理。在图像传输方面,论文设计了两种模式:一种是通过Intemet传输的、基于B/S模式的传输方式。在该模式下,远端客户机通过浏览器访问架设在终端里的嵌入式服务器而获得图像信息。另一种是基于GPRS网络实现远程无线图像传输。终端将采集到的图像数据通过GPRS网络发送到拥有固定Ip的监控服务器上来完成图像远程传输。 本文首先介绍了图像采集传输和嵌入式方面的相关内容,并介绍了本论文所采用的开发平台。为了顺利开发接着构建了开发环境,这里包括U-boot的移植、Linux系统的内核编译和移植、设备驱动模块的加载以及交叉编译环境的建立。在此基础上,利用Vide04Linux的接口函数,用C语言实现了图像原始数据的采集程序,并利用JPEG算法了实现图像压缩。在基于B/S模式的传输方式中,首先利用Boa架设了嵌入式服务器,然后用C语言完成CGI脚本,该脚本将图像嵌入网页并实时更新以实现网页的动态输出。在基于GPRS实现远程无线图像传输方式中,论文详细分析了系统通讯数据流的特征,提出了采用辨识特征字符、数据打包等策略以实现GPRS的网络连接和数据通讯,并且在此基础上用C语言编程实现。同时,在PC(Linux)上用Socket编程实现了监控服务器软件,该软件用以接收图像数据和控制嵌入式终端的系统状态。最后,论文分析比较了两种传输方式的区别和优缺点。试验证明,采用两种方式都能成功实现图像的远程采集传输,并且试验效果较好。

    标签: 嵌入式 远程图像

    上传时间: 2013-05-17

    上传用户:squershop

  • 基于SMS的数据传输技术的研究与应用.rar

    通信与自动控制技术结合产生的远程数据传输技术,已经成为当前研究的一个热点。以数据传输技术为核心的远程无线监控系统已广泛应用于交通、电力、工农业、水利、环保、建筑、能源等行业中需要无人值守监控维护的地方,监控情况,以及传输的数据存在着突发性、数据量少等特点。传统的远程监控技术多采基于现场总线的方式接入Internet,在接入端需要搭建本地局域网平台和监控系统,对于环境依赖性比较强,容易造成地域局限性。 文章围绕无线数据传输方式这一热点课题,介绍了国内外在远程数据传输方面的发展与现状,对GSM短消息在远程数据传输中的应用进行了深入的研究和探讨.接着,阐述了相应的GSM无线终端的设计方案、开发方法和开发过程,并针对小数据量的无线数据传输领域,提出了应用以短消息业务作为数据传送载体的数与车载防盗报警系统相结合,设计了以DPSD微处理器和GSM模块TC35i为核心,基于GSM/SMS的车载防盗报警系统。接着,给出基于GSM/SMS无线数据传输技术的车载防盗报警系统的具体实现过程,包括各硬件模块的设计原理、电路原理图文重点包括以下两个方面: l.对GSM/SMS的工作原理及协议做了详细的研究,并运用于小数据量的无线数据传输中。 2.设计了基于SMS的车载防盗报警系统,给出了硬件原理图及软件流程。 基于SMS的车载防盗报警系统已经在市场上得到印证,应用结果表明,该系统使用操作方便,数据通信准确、稳定、可靠、高效,具有较高的实用价值。

    标签: SMS 数据 传输技术

    上传时间: 2013-04-24

    上传用户:wff

  • 电机主要运行参数的监测研究.rar

    随着计算机技术、电力电子技术的发展,使得电机性能指标也相应的提高和日益完善。这些变化对电机提出了越来越高的性能与质量指标,也使电机性能的精确测试显得更为重要。但监测保护设备的发展相对落后。 本文根据电机运行的特点,采用单片机AT89S52和传感器测试技术,构建了对电机主要运行参数的监测系统。该系统既可以完成现场的实时监测,又可以对多个电机完成连续的参量分析。该系统由参数测量部分,系统的硬件电路组成部分以及软件实现部分组成。参数测量部分的设计包括传感器的选型、放大电路的设计、滤波电路的设计以及硬件电路可靠性措施等。在系统的硬件电路组成部分的设计包括了测试仪和抄写器的电路组成,以及两者之间的无线通信,还包括了抄写器与上位机之间通过USB的通讯。在软件实现的部分通过软件的编写完成各个模块之闻的联系。在界面显示单元设计了基于虚拟仪器的软件平台,其中包括总体设置、历史数据读取、数据图形化显示和数据表格化显示,并对存储的数据进行读取和删除等操作。可以打印指定时间段的历史数据,使用户能够清楚知道该时间段内信息的变化情况。软件的界面友好,显示直观,操作简便。实验结果表明本设计可以满足实际要求、误差较小,可应用于实际应用系统。本监测系统为以后研制更大规模的管理系统迈出了具有基础性和开拓性的一步,其成果具有先进性和潜在的经济效益。

    标签: 电机 运行参数 监测

    上传时间: 2013-06-21

    上传用户:AbuGe

  • 1553B总线接口技术研究及FPGA实现.rar

    本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。

    标签: 1553B FPGA 总线接口

    上传时间: 2013-06-04

    上传用户:ayfeixiao

  • 基于USB和FPGA技术的高性能数据采集模块的设计与实现.rar

    本文提出了一种基于USB和FPGA的高性能数据采集模块USB12016(USB总线,A/D垂直分辨率为12位,存储容量为16兆)的软硬件设计与实现方法。该数据采集卡包括模拟输入、A/D转换、数据缓存、FPGA控制电路和USB总线接口等,在一张卡上实现了8通道模拟信号调理、采集、处理,并可实现多卡同步触发采集,具有高精度,低噪声,低失真和测试信号范围宽的特点。USB12016配有系统驱动控制程序软件,在Windows9X/2000版本的操作平台下运行,控制面板完全是虚拟仪器软面板,图形化界面十分友好。USB12016是USB接口技术、FPGA技术和嵌入式技术融为一体的结晶,已成功应用于军事测控领域。

    标签: FPGA USB 性能

    上传时间: 2013-06-12

    上传用户:CETM008

  • 基于ARM的嵌入式无线远程环境监测系统.rar

    在数字化推进速度加快的大背景下,全球农业也由传统农业向现代农业方向转变,而实现农业信息与数字化则是现代化农业的重要标志与核心技术。我国农业具有地域分散、对象多样、生物自身变异大、环境因子不确定等特点,也是受环境影响最明显的领域,因此对环境与生物信息的监测显得十分重要。同时现代无线网络信息技术和计算机应用等技术近几年得到了长足的发展,广泛的应用于工业的各个领域。因此,将这些最新的技术应用于相对发展较慢的农业各领域显得迫在眉睫。 本文根据农业对象具有偏远、分散、易变、多样等特点,提出了一种针对农业环境信息远程监测的系统设计方案,并从软件和硬件二方面详细介绍了系统方案的设计和实现方法。本研究通过采用μC/OS-Ⅱ系统的嵌入式技术,实现了数据采集系统底层网络与信息发布上层网络的无缝连接为建立基于WEB的农业环境远程监测系统奠定了基础,同时也为农业网络通信“最后一公里”问题的解决提供了一种解决方案。 该系统的设计充分利用了网络技术。通过INTERNET,用户可以随时了解农业环境的实时情况以采取措施。系统中嵌入式操作系统μC/OS-Ⅱ的应用提高了系统的实时性、可靠性和可扩展性:减少了对系统硬件的依赖,增加了系统安全性;降低了成本。特别是自主开发的核心板卡,经连续的调试运行稳定、数据可靠。 本文首先介绍了高速实时数据采集系统的发展和现状。由于传统的设计方式的欠缺而考虑到将嵌入式操作系统引入到该系统中,很好的解决了多传感器的接入,使得本系统具有巨大的灵活性和可扩展性。 本文以源码开放的嵌入式操作系统μC/OS-Ⅱ为核心,以LPC2210微控制器为载体,充分利用GPRS无线网络传输技术,实现了高速实时信息监测系统的关键设计。 考虑到该系统以后的可扩展性,在设计的过程中硬件部分预留了一部分接口电路以备后续开发使用;软件的设计过程中应该注意的问题和实际操作中出现的一系列问题以及解决办法在文中都有详细的说明,并且软件的基本构架在文章中也有所体现,文章结尾给出了一些系统经实验后在WEB上发布显示的数据。

    标签: ARM 嵌入式 无线远程

    上传时间: 2013-07-09

    上传用户:juyuantwo

  • IGBT驱动电路模块化设计.rar

     近年来,igbt功率器件在电机控制、开关电源和变流设备等领域的应用已经非常广泛。igbt的驱动包括专门的驱动电路,以及过流保护电路等。本文设计参考了三菱、西门康等公司生产的igbt驱动模块,加入了接口选择模块、功能选择模块、电源模块、功率补充模块等,实现了整个驱动电路的模块化设计。单个模块可以驱动一个桥臂的上下两个igbt。可以通过方波控制或者spwm控制[1]等控制方式,驱动单相或者三相逆变器。

    标签: IGBT 驱动电路 模块化设计

    上传时间: 2013-04-24

    上传用户:远远ssad

  • 基于FPGA的数字中频收发信机的设计与实现.rar

    软件无线电(Software Defined Radio)是无线通信系统收发信机的发展方向,它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上,而不必过多关注电路实现。在进行数字处理时,常用的方案包括现场可编程门阵列(FPGA)、数字信号处理器(DSP)和专用集成电路(ASIC)。FPGA以其相对较低的功耗和相对较低廉的成本,成为许多通信系统的首先方案。正是在这样的前提下,本课题结合软件无线电技术,研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先,从理论上对发射机和接收机结构进行研究,找到收发信机设计中关键问题。其次,在理论上有深刻认识的基础上,以FPGA为手段,将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题,它也是本文的研究重点。本文在研究了已有各种同步方法的基础上,设计了一种新的同步方法和相应的接收机结构,并以硬件电路将其实现。最后,针对所设计的硬件系统,本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的,基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台,接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8.0环境下,通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前,各种算法均使用MATLAB进行原理仿真,并在MATLAB仿真得到正确结果的基础上,使用Quartus Ⅱ 8.0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后,可下载至硬件平台进行调试,通过Quartus Ⅱ 8.0中集成的SignalTap逻辑分析仪,可以实时观察电路中各点信号的变化情况,并结合示波器和频谱仪,得到硬件测试结果。 @@关键词:SDR;数字收发机;FPGA;载波同步;符号同步

    标签: FPGA 数字中频 收发信机

    上传时间: 2013-04-24

    上传用户:diaorunze

  • 基于FPGA的Viterbi译码器设计与实现.rar

    卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的Viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上,重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的Viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了Viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路,生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证,Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-06-24

    上传用户:myworkpost