电液位置伺服系统具有控制精度高、响应速度快、输出功率大、信号处理灵活、易于实现各种参量反馈等优点，因此它已经遍及国民经济和军事工业的各个技术领域。近年来，对电液位置伺服系统的快速性、稳定性、准确性等控制性能提出了新的要求，作为电液位置伺服系统核心的控制器，起到更为关键的作用。 现阶段，嵌入式微处理器以其小型、专用、便携、高可靠的特点，已经在工业控制领域得到了广泛的应用，如工业过程、远程监控、智能仪器仪表、机器人控制、数控系统等，嵌入式微处理器嵌入实时操作系统，可以克服传统的基于单片机控制系统功能不足和基于PC的控制系统非实时性的缺点，其性能、可靠性等都能满足电液位置伺服系统控制的要求，在控制领域具有广泛的应用前景。 本文以实验室的电液位置伺服系统为研究对象，按照系统的控制要求，提出以ARM9(S3C2410)微处理器为核心的控制器对电液位置伺服系统进行控制的一种方案，设计了一种新型的基于ARM9(S3C2410)微处理器的电液位置伺服控制器。本系统控制器的开发设计中，在以ARM9(S3C2410)微处理器为核心的控制器基础上，通过外部扩展，使得系统控制器具有丰富的硬件资源，开发了A/D转换电路、D/A(PWM)转换电路、伺服放大电路、串行接口等电路，同时为了使得控制器的程序代码具有较强的可读性、可维护性、可扩展性，使用了操作系统，通过比较选择了uC/OS-Ⅱ实时内核，并成功移植到ARM9(S3C2410)微处理器中，并编写了A/D、数字滤波、D/A(PWM)等软件程序，通过编译、调试、验证，程序运行正常。在对电液位置伺服系统进行控制策略的选择中，分别采用PID、滑模变结构、模糊自学习滑模三种控制策略进行仿真比较，得出采用模糊自学习滑模控制策略更有利于系统控制。
上传时间： 2013-04-24
上传用户：sssnaxie
论文的工作是基于“流媒体网络广播系统”项目。在调研和消化多套国内外相关实验平台系统的基础上，研究开发了基于ARM9处理器和嵌入式Linux操作系统的多功能实时计算机处理系统，并且根据实际需要构建了此系统的软硬件平台。流媒体网络广播系统是当前IT领域比较热门的前沿技术，正是因为这前沿技术使得实际构建出的系统功能强大、体积小、成本低、具有相当强的可扩展性，完全能够取代当前传统广播系统中广泛采用的模拟信号传输方式，同时也更好解决了以往这种结构带来的价格昂贵、体积庞大、系统利用率低等诸多劣势。 本文设计开发了基于AMR-Linux的流媒体网络广播平台，该系统基于SamsLlmgS3C2410处理器，采用嵌入式ARM-Linux操作系统，通过HTTP协议传输流媒体，利用MP3标准实现对音频的解码，从而支持流媒体网络广播功能。本论文设计了系统的软件部分，包括底层软件BootLoader、ARM-Linux操作系统、根文件系统、网卡的驱动程序等并提出了下一步工作的建议和设想。 基于ARM-Linux系统的软件设计方法是本论文的重点和难点，也是论文的核心内容。流媒体网络广播系统已经经过测试，实际的应用效果表明该系统是可行的也是可靠的，同传统的广播系统相比，体现出了明显的优势。
上传时间： 2013-05-29
上传用户：zhenyushaw
GPS全球定位系统开发，gps定位系统开发-GPS Global Positioning System
标签： gps
上传时间： 2013-06-16
上传用户：362279997
H.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标，作者负责系统架构设计，软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估，算法特点的分析，同时考虑到编码器系统的可伸缩性，可扩展性，本文采用了DSP+FPGA的系统架构。DSP充当核心处理器，而FPGA作为协处理器，针对编码器中最复杂耗时的模块一运动估计模块，设计相应的硬件加速引擎，以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计，同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用，以及更加精确的亚像素位置的预测，可以改善运动补偿精度，提高图像质量和编码效率，但同时也大大增加了编码器的复杂度，因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现，包括整像素搜索，像素插值，亚像素(1/2，1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中，将多处理器技术和流水线技术相结合，提供高性能的并行计算能力，同时，采用合理的存储器组织结构以提供高数据吞吐量，满足运算的带宽要求，并使编码器具有较好的可伸缩性。最后，在Modelsim环境下建立测试平台，完成了对整个设计的RTL级的仿真验证，并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化，从而使工作频率最终达到134MHz，分析数据表明该模块能够满足编码器的实时性要求。
上传时间： 2013-07-24
上传用户：sn2080395
遥感图像在人类生活和军事领域的应用日益广泛，适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流，其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性，因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长，尤其是在军事应用领域如卫星侦察等方面，这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域，高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究，并致力于高性能的图像编码算法实现结构的研究，提出了具有创新性的降低计算量、存储量，提高压缩性能的算法实现结构，并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调，即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩，以适应不同的应用需求。本文所做的工作包括了两个部分。 1．一种基于行的实时提升小波变换实现结构：该结构同时处理行变换和列变换，并且在图像边界采用对称扩展输出边界数据，使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍，提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器，不需要外部缓冲器，大大降低了硬件系统对存储器的要求。 2．一种采用左遍历的比特平面并行SPIHT编码结构：在该编码结构中，空间定位生成树采用深度优先遍历方式，比特平面同时处理极大地提高了编码速度。
上传时间： 2013-06-17
上传用户：abc123456.
嵌入式图像采集、处理与传输系统具有体积小、稳定性高等优点，在智能交通、电力、通讯、计算机视觉等领域应用广泛。随着DSP技术的发展，在DSP上用软件实现实时视频压缩成为数字视频压缩标准应用的亮点，这种应用比起专门的压缩芯片更具有灵活性和升级潜力。 本文主要研究一种基于DSP TMS320VC5402脱机视频采集、压缩编码和视频数据通信的方法和DSP外围硬件系统设计。 在本设计中，图像采集部分利用SAA7111视频采集芯片完成视频信号的精确采集；利用FPGA完成复杂且高速的逻辑控制及时序设计，完成DSP外扩RAM，Flash等高速硬件电路设计，同时完成DSP的地址译码电路，将采集的数字视频信号存储在DSP外扩存储空间中；用FPGA基于N1OSⅡ来虚拟设计了I
上传时间： 2013-07-02
上传用户：亚亚娟娟123
超宽带冲激雷达是一种新体制雷达，其发射信号是无高频载频，宽度仅为纳秒级的冲激脉冲。得益于这种特殊的发射信号，超宽带冲激雷达具有优异的探测性能和广泛的应用前景。自然地，对于发射机的研究，在超宽带冲激雷达研究领域有着极其重要的地位。本文在超宽带冲激雷达实验系统的基础上，对其发射机进行了深入研究，主要内容如下： 1、介绍了超宽带冲激雷达发射机，尤其是脉冲源的原理及设计。 2、分析了决定超宽带冲激雷达探测距离的因素。在此基础上寻求通过提高发射信号脉冲重复频率来增大发射机的能量输出；提出了一种提高脉冲重复频率的方法。设计了基于现场可编程门阵列的延时控制电路，对提高脉冲重复频率予以工程实现。 3、提出了超宽带冲激雷达波束扫描的实现方法：通过精密控制各发射机脉冲源触发时间，在各路发射信号之间产生一定的延时。设计了运用现场可编程门阵列实现这种控制的精密延时电路。
上传时间： 2013-08-05
上传用户：564708051@qq.com
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
上传时间： 2013-07-19
上传用户：gongxinshiwo@163.com
近几年来，OFDM技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax代表空中接口满足IEEE802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。本文对IEEE802.16d OFDM系统物理层进行了研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 ⑴探讨了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 ⑵完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9.2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 ⑶采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。
上传时间： 2013-04-24
上传用户：zhangyigenius
