本文以星载图像数据的压缩与加密为背景，对CCSDS图像压缩算法和AES数据加密算法做了深入研究。文章的主要工作包括： (1)实现了CCSDS图像压缩算法的C程序，并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比； (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明，改进后的算法在提升算法性能的同时，降低了算法的复杂度； (3)研究了AES数据加密标准，并实现了该算法的C程序； (4)用VerilogHDL语言实现了CCSDS图像压缩算法和AES数据加密算法的编码器； (5)在FPGA硬件平台上，验证了这两种算法编码器的正确性和有效性。
上传时间： 2013-04-24
上传用户：pwcsoft
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准，其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂，图像编码过程占用了大量的处理器时间开销和内存开销，因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容，对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容，其一是JPEG2000算术编码器算法的研究与硬件设计，其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中，首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程，之后采用有限状态机和二级流水线技术，并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计，并通过了功能仿真与综合。实验证明该设计不但编码速度快，而且流水线短，硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中，首先结合率失真理论建立了算法的数学模型，并验证了该算法的有效性，之后深入分析了该数学模型的实现流程，找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法，并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明，采用优化算法在增加少量系统资源的情况下使得计算效率提高了60％以上。之后，分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现，又提出了一种失真更低的比特分配方案，即按照“失真/码长”值从大到小通道编码顺序进行编码，通过对该算法的仿真验证，得出在固定码率条件下新算法将产生更少的失真。
上传时间： 2013-07-13
上传用户：long14578
JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.
上传时间： 2013-04-24
上传用户：Andy123456
本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。
上传时间： 2013-04-24
上传用户：cuiqiang
遥感图像在人类生活和军事领域的应用日益广泛，适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流，其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性，因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长，尤其是在军事应用领域如卫星侦察等方面，这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域，高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究，并致力于高性能的图像编码算法实现结构的研究，提出了具有创新性的降低计算量、存储量，提高压缩性能的算法实现结构，并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调，即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩，以适应不同的应用需求。本文所做的工作包括了两个部分。 1．一种基于行的实时提升小波变换实现结构：该结构同时处理行变换和列变换，并且在图像边界采用对称扩展输出边界数据，使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍，提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器，不需要外部缓冲器，大大降低了硬件系统对存储器的要求。 2．一种采用左遍历的比特平面并行SPIHT编码结构：在该编码结构中，空间定位生成树采用深度优先遍历方式，比特平面同时处理极大地提高了编码速度。
上传时间： 2013-06-17
上传用户：abc123456.
未来的时代是信息时代，信息需要通过媒体来进行记录、传播和获取。视频数据的压缩技术和解压缩技术成了多媒体技术中的关键技术之一，本论文设计的芯片正是基于FPGA实现视频编码器的设计，主要面向于对音频和视频信号进行压缩和解压缩的广泛场合。 本论文首先对FPGA技术做了介绍，主要从FPGA的结构和特点，阐述了FPGA设计的输入、综合、仿真、实现等，其次介绍了当今主流的视频编码标准，如H．263、H．264。本论文基于FPGA来实现视频编码，提出了视频编解码器系统设计方案，包括系统设计和模块设计，最后，文章又提出了图像预处理部分和运动估计部分的设计思想和实现步骤，其中的运动估计设计部分是整个论文的关键，以及通过仿真得到理想的结果。
上传时间： 2013-06-28
上传用户：aa17807091
目前的国内的CCD高清摄相头能够输出一组视频信号和数字图像信号，虽然视频信号能够直接在监视器显示，但是输出的数字图像信号占用存储空间太大，不便于进行传输。本文设计了一种基于FPGA的数字图像压缩卡。 在过去的十几年中，国际标准化组织制订了一系列的国际视频编码标准并广泛应用到各种领域。It.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 新发展的H．264/AVC比原有的视频编码标准大幅度提高了编码效率，但其运算复杂度也大大增加，本文简要分析了H．264/AVC的复杂度及其优化的途径，给出了主要模块的优化算法实验结果。 H．264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，主要不同有：增强的运动预测能力，准确匹配的较小块变换，自适应环内滤波器，增强的熵编码。测试结果表明这些新特征使H．264/AVC编码器提高50％编码效率的同时，增加了一个数量级的复杂度。实际中恰当地使用H．264/AVC编码工具可以较低的实现复杂度得到与复杂配置相当的编码效率。故实际编码系统开发需要在运算复杂性和编码效率之间进行折衷、兼顾考虑。H．264/AVC引入的新编码特征既增加基本模块的复杂度，也成倍增加算法的复杂度。针对它们的作用和实现方法的不同，可采用不同的硬件实现方法。本文基于上述思路进行优化，具体的工作包括：针对去块滤波的复杂性，本文提出一种适合硬件实现的算法，使其在节省了资源的同时，很好的达到了标准所定义的性能。针对变换量化的复杂性，本文提出一种既满足整体的硬件流水结构，又极大的降低了硬件资源的实现方法。针对码率控制的实现，本文提出了一种有别于传统实现方式的算法，在保证实时性的同时，极大的提高了编码器的性能。本文基于上述算法还进行Baseline Profile编码器的研究，给出了一种实时编码器结构，实现了对高清图像格式(720P)的实时编码，并将其和当前业界先进水平进行了对比，表明本文所实现得结构能够达到当前业界的先进水平。
上传时间： 2013-07-23
上传用户：yepeng139
