摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
DAC34H84 是一款由德州仪器（TI）推出的四通道、16 比特、采样1.25GSPS、功耗1.4W 高性能的数模转换器。支持625MSPS 的数据率，可用于宽带与多通道系统的基站收发信机。由于无线通信技术的高速发展与各设备商基站射频拉远单元（RRU/RRH）多种制式平台化的要求，目前收发信机单板支持的发射信号频谱越来越宽，而中频频率一般没有相应提高，所以中频发射DAC 发出中频（IF）信号的二次谐波（HD2）或中频与采样频率Fs 混叠产生的信号（Fs-2*IF）离主信号也越来越近，因此这些非线性杂散越来越难被外部模拟滤波器滤除。这些子进行pcb设计布局，能取得较好的信号完整性效果，可以在pcb打样后，更放心。这些杂散信号会降低发射机的SFDR 性能，优化DAC 输出的二次谐波性能也就变得越来越重要。
上传时间： 2013-10-23
上传用户：lalalal
用了还是没用上的，大家都来看看啊，呵呵，希望对你会有所帮助 cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()双曲线正弦 cosh()双曲线余弦tanh()双曲线正切 注释：所有三角函数都使用单位度。 log()以10为底的对数ln()自然对数 exp()e的幂abs()绝对值 ceil()不小于其值的最小整数 floor()不超过其值的最大整数 可以给函数ceil和floor加一个可选的自变量，用它指定要圆整的小数位数。带有圆整参数的这些函数的语法是： ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可选值： 1、可以被表示为一个数或一个使用者自定义参数。如果该参数值是一个实数，则被截尾成为一个整数。 2、它的最大值是8。如果超过8，则不会舍入要舍入的数（第一个自变量），并使用其初值。 3、如果不指定它，则功能同前期版本一样。 使用不指定小数部分位数的ceil和floor函数，其举例如下： ceil(10.2)值为11 floor(10.2)值为11 使用指定小数部分位数的ceil和floor函数，其举例如下： ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[与ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26
标签： proe
上传时间： 2013-11-02
上传用户：zhouli
满足上海65 m射电望远镜噪声注入要求，设计了一种新型的同轴环激励圆波导耦合器，该耦合器有较低的同轴激励口驻波和平坦的耦合值，利用环天线和传输线概念分析了该耦合器的工作原理，作为实例，设计了一个S波段的耦合器，加工了耦合器实物样品，实验测量表明，测量结果和仿真结果吻合良好。
上传时间： 2013-11-16
上传用户：小鹏
这是一款新型的电流控制器
上传时间： 2013-10-24
上传用户：1966640071
针对10 kV农村电网电压质量问题，提出了一种新型的有载调压器--10 kV馈线自动调压器的设计方法，即详细说明了该调压器档位动作电压的整定原理及档位控制器的设计。该装置具有良好的控制和保护功能，并且可以通过无线通信实现外部控制。
上传时间： 2013-11-16
上传用户：Huge_Brother
针对传统电镀电源体积大、实现方式复杂以及输出纹波大的特点，提出了一种新型的DC/DC变换器，采用双闭环PWM实时控制方式，具有恒电流和恒电压两种工作方式。用该方法设计了一组9.6 kW电源模块，实验表明，电源输出纹波系数小于1%，效率达到90%。
上传时间： 2013-10-28
上传用户：432234
本书内容翔实、精炼，介绍了进行电源设计必须了解的几乎所有相关的知识，包括以下几个方面。 拓扑概述——常用的15种拓扑；功率开关管的最大电流应力和最大电压应力；对于有确定的输入输出电压、输出功率的功率开关管，最佳拓扑的选择；最佳拓扑的选择；最佳功率开关管的选择。 高频磁原理——铁氧体磁心磁带、集肤效应和邻近效应损耗。 变压器设计——与频率、磁密度、铁心面积和绕线面积以及拓扑有关的函数公式推导；磁心、线圈、变压器总损耗，以及温升的计算；使用常用拓扑的变压器设计实例。 直流电流偏置电感设计——导通直流偏置电流的电感设计。 磁放大器、缓冲器的设计以及谐振变换器。 反馈环稳定性。 主要拓扑的精确波形。 本书第二版增加了该领域内目前最受关注的关于电流的章节，包括功率因数校正、荧火灯使用的高频镇流器和笔记本电脑设计的低输入电压电源。 内容简介本书从最基本的开关变换器分析入手，系统地阐述开关电源电路（设计）的功率转换和脉宽调制原理、驱动电路与闭环反馈的稳定性及磁性元件的设计原则；对各功率变换器器件的参数选择和变换器各部分波形进行了定量分析；利用闭环反馈振荡机理，详细讨论了开关电源电流、电压环反馈系统的稳定性；论述高频开关电源在功率因数校正技术、软开关技术，以及电子镇流器技术等方面的最新动态和发展趋势。内容上不仅对各功率变换器的原理有详尽、系统的论述，同时给出多种新型的拓扑及对应电路反馈环的设计实例。 本书可以作为学习、研究高频开关电源的高校师生的教材，也可作为从事开关电源设计、开发的工程师的设计参考资料。
标签： Switching_Power_Supply_Design Second_Edition 开关电源设计
上传时间： 2013-11-21
上传用户：13788529953
M68HC08系列单片机原理与应用－嵌入式系统初步 作者： 张友德 涂时亮 陈章龙 出版社：复旦大学出版社 出版日期：2001 年9月 本书首先阐明嵌入式系统的一般结构以及与单片机的关系。重点以新型的M68HC08 系统单片机为主线，系统地论述了当今当性能单片机的系统结构，芯片内部常用的功能模块等内容。 第一章 嵌入式系统与单片机 §1．1 嵌入式系统. §1．2 单片机的内部结构 §1．3 典型的单片机产品 §1．4 m68hc朋系列单片机产品简介 §1．5 单片机的应用——简易的嵌入式系统 第二章 m68h008系列单片机系统结构 §2．1 总体结构 §2．2 中央处理器cpu08 §2．3 存储空间分配 §2．4 时钟发生器模块ccn §2．5 复位 §2．6 中断系统 §2．7 m68hc08的其他功能模块 第二章习题和思考题 第三章 m68h008指令系统 §3．1 指令格式 §3．2 寻址方式 §3．3 m68hc08指令系统 ......
上传时间： 2013-10-11
上传用户：baitouyu
突然有兴趣想研究一下 FAT32 格式到底是怎么存文件的了。先去网上google 一下发现资料都是copy 的，对我这个超级菜鸟如同看天书，还是自己摸索好点。 先去下载个看文件系统的工具，我用的是winhex 没有破解，但是重要的硬盘的 信息是可以看到的。为方便起见，我用U 盘来研究文件系统。手头买了一个79 元的1G 的U 盘。先格式化为FAT32 格式。然后用winhex 打开。然后就是一堆 的………。头大。 本着先易后难的原则，先在U 盘只放一个短文件名的文件：study.txt.内容就 放:0123456789 好了， 就十个字节的数
上传时间： 2014-12-26
上传用户：牛津鞋
