VIP专区-PCB源码精选合集系列（15）资源包含以下内容：1. pc6-protel99yjkxz.2. Keil软件使用教程.3. 电源之PCB布线设计.4. [高速PCB基础理论及内存仿真技术].佚名.文字版.5. 常用PCB基材性能分析-FR4.6. Altium Designer常用快捷键汇总.7. 如何在ad6中打印PCB的布线层和丝印层.8. PADS BlazeRouter功能简介之交互式高速PCB设计.9. 数显式测量电路PCB图.10. 60分钟学会OrCAD中文教程.11. Altium_Designer区域_ROOM_规则使用方法.12. Polar SI9000.13. AD6 PCB设计.14. 基于PROTEUS设计制作印刷电路板.15. SDRAM与DDR布线指南.16. Altium Designer PCB封装库.17. Allegro16.2中英文菜单.18. PCBA工艺评审(2011-8-17).19. PCB设计铜铂厚度与线宽和电流以及温升的关系.20. si8000教程.21. 于博士_60分钟学会orCAD.22. Allegro_SPB_16-3速成教材.23. pcb板制造所需雕刻机软件.24. 华为的经典PCB教程.25. 机架式8路OTDR MB—V1.0器件焊接清单.26. 常用的焊盘尺寸.27. 抄板软件_QuickPcb2006_(加密狗版)_已破解.28. 高速PCB设计常见问题.29. 电容在EMC设计中的重要性.30. PCB元件库全面.31. PCB电路图设计问题.32. 几种ESD防护设计.33. protel99元件对照表.34. DXP使用技巧.35. altium_designer10.0入门.36. OrCAD Capture CIS 9学习教材.37. pcb布局.38. 波峰焊和回流焊的区别.39. 贴片元件焊盘尺寸规范.40. 单管放大_从原理图到PCB.
上传时间： 2013-04-15
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（9）资源包含以下内容：1. AT91M42800A-LEDSWING例子.2. AT91M5800a例子.3. 嵌入式开发网的论坛精华.4. 嵌入式多任务实时操作系统培训教材.5. lwip ---vc移植.6. 51多任务实验程式.7. 多任务实验程式1.8. JTAG仿真器CPLD.9. 一个keyboard的源代码.10. 关于lcd数显的源程序.11. 8段数码管的源代码.12. lcd显示屏的英文显示.13. kernel uclibc bootloader 的编译方法.14. C语言精彩编程百例1.15. 万年历(C语言编的程序打印的万年历和程序原代码).16. 一个适合在嵌入式小系统应用的TCPIP源码.17. minix rtos 测试代码.18. C语言学习300例 ,详细的代码和解说.19. lcd液晶显示.20. 嵌入式开发程序设计.21. 串行存储器拷贝器.22. 555电路集.23. 串口中断服务函数集,好.24. Hex文件格式资料中英文对照.25. 大型表格的读取 说明及源程序.26. 端口操作源程序(8255或其它端口).27. ZLG7289C语言驱动程序,好用！.28. tlc1549驱动(C代码),测试可用！.29. 1N系列稳压二极管参数.30. bootloader.31. cs8900网络驱动.32. 文件系统源码（汇编）.33. usbHOST芯片与51的文件系统.34. USB接口芯片CH375HM.35. USB接口芯片文件接口模块CH375EVT.36. S3C44b0原理图.37. 嵌入式系统内存管理方法.38. 嵌入式InterBase.39. 16进制<->10进制互换程序.40. 24c01-24c16读写驱动程序.
上传时间： 2013-07-24
上传用户：eeworm
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
单片机测控系统综合实验指导书 目 录 实验一 8255输入、输出实验实验二 ADC0809模数转换实验实验三 DAC0832数模转换实验实验四 LED点阵显示实验 实验五 数字频率计实验实验六 五功能逻辑笔实验实验七 多功能密码锁实验实验八 语音芯片控制实验实验报告格式
上传时间： 2013-12-13
上传用户：xuan‘nian
LAB7000系列逻辑分析仪是一款紧凑、快速调试数字电路设计强有力的便携式逻辑分析仪；高速的USB2.0接口、高端的FPGA、强大的ARM处理器等组成的嵌入式系统全方位智能控制；高速、高效、高性能，帮你轻松搞定问题。LAB7000系列逻辑分析仪实现了业界领先的高带宽、大容量的高速采集技术，采样率从200M到1G不等，34通道每通道容量最高达128M；功能灵活强大，集逻辑分析仪、总线分析仪、协议分析仪、频率计、逻辑笔等多种测量开发仪器之大成于一身，适用于各种数字电路的开发、测量、分析和调试工作，还为方便某些特殊的用户提供定制插件服务，是电子研发、电子测量工程师、高校师生的科研开发和教学的得力助手。
上传时间： 2013-10-14
上传用户：pzw421125
crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错。
上传时间： 2014-11-28
上传用户：宋桃子
crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错
上传时间： 2014-01-16
上传用户：hphh
电力工程电缆设计规范 GB 50217－2007 3 电缆型式与截面选择 3.1 电缆导体材质 3.2 电力电缆芯数 3.3 电缆绝缘水平 3.4 电缆绝缘类型 3.5 电缆护层类型 3.6 控制电缆及其金属屏蔽 3.7 电力电缆导体截面 4 电缆附件的选择与配置 4.1 一般规定 4.2 自容式充油电缆的供油系统 5 电缆敷设 5.1 一般规定 5.2敷设方式选择 5.3地下直埋敷设 5.4保护管敷设 5.5电缆构筑物敷设 5.6其他公用设施中敷设 5.7水下敷设 6电缆的支持与固定 6.1 一般规定 6.2 电缆支架和桥架 7 电缆防火与阻止延燃 附录A 常用电力电缆导体的最高允许温度 附录B 10kV及以下电力电缆经济电流截面选用方法 附录C 10kV及以下常用电力电缆允许100％持续载流量 附录D 敷设条件不同时电缆允许持续载流量的校正系数 附录E 按短路热稳定条件计算电缆导体允许最小截面的方法
上传时间： 2016-05-31
上传用户：fffvvv
