虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数据单元

  • 74系列数据手册

    74系列芯片数据手册大全,尚且不全,会补加

    标签: 74系列 数据手册

    上传时间: 2013-04-24

    上传用户:564708051@qq.com

  • 可重构24bit音频过采样DAC的FPGA

    基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点,例如极低的失配噪声和更高的可靠性,便于实现嵌入式集成等,最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量,音频转换,汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器,在24比特的输入信号下,达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理,接受并转换采样率为32/44.1/48/88.2/96/192kHz,字长为16/18/20/24比特的PCM数据,具备良好的兼容性和通用性。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法,阐述了稳定的高阶高精度调制器的设计流程;并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明,与其他常见的∑-△调制器实现结构相比,本方案具有结构简单、运算单元少等优点;此外在同样信号采样率下,调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成,可以达到最高128倍的过采样比,同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码,使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构,让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置,能够获得32/64/128倍的不同过采样比,从而实现对于32~192kHz多种采样率输入的处理。在不同输入字长情况下,通过调制器的重构,则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式,满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前,该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明,对于从32kHz到192kHz的不同输入信号,该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

    标签: FPGA bit DAC 24

    上传时间: 2013-07-08

    上传用户:从此走出阴霾

  • 应用FPGA的高速数据采集

    随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入,数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求,实现了一种应用FPGA的多路、高速的数据采集系统,从而为测量仪器提供良好的采集数据。    本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统,针对此系统设计了基于AD9446的模数转换采集板,再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储,最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分,一部分为模数转换采集板的设计与调试,另一部分为采集控制模块的设计与仿真。    经设计与调试,模数转换模块可为系统提供稳定可靠的数据,能稳定工作在百兆的频率下;采集控制模块能实时地完成数据压缩与数据缓冲,并能通过时钟管理模块来控制前端AD的采样,该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统,并能稳定工作,从而能满足电子测量仪器的要求。

    标签: FPGA 高速数据 采集

    上传时间: 2013-05-24

    上传用户:chuckbassboy

  • 基于51单片机的4块16_16(16_64)led显示屏

    本设计使用AT89C51系列高速单片机作为主控制模块,利用简单的外围电路来驱动64×16的点阵LED显示屏。利用AT89C51系列高速单片机本身强大的功能,可以很方便的实现单片机与PC机间的数据传输及存储,并能利用软件方便的进行显示内容的多样变化,另一方面点阵显示屏广泛的应用于医院、机场、银行等公共场所,所以本设计具有很强的现实应用性。 本LED显示屏能够以动态扫描的方式同时显示4个16×16点阵汉字,并能通过上位机软件修改显示内容和显示效果等等。把字符内码存储在空闲的单片机程序存储器空间,使本LED显示系统能掉电存储1024个字符。设计中采用了SPI接口的GB2312标准字库,支持所有的国标字符和ASCII标准字符的显示。因为采用串行传输方式,使本系统的可扩展性得到提升,便于多个显示单元的级联。

    标签: 16 led 64 51单片机

    上传时间: 2013-07-24

    上传用户:zhuo0008

  • 无线数据采集系统设计

    嵌入式系统;数据采集;网络传输;无线传输;存储

    标签: 无线数据采集 系统设计

    上传时间: 2013-07-27

    上传用户:萌萌哒小森森

  • STM32中文数据手册

    STM32最新数据手册 STM32最新数据手册

    标签: STM 32 数据手册

    上传时间: 2013-04-24

    上传用户:zzbbqq99n

  • 基于FPGA的航电数据处理及传输系统

    本文结合目前国内外航电数据处理系统的发展概况,设计了一款集数据采集、处理、控制及传输于一体的航电处理系统。文章首先深入研究了自适应滤波器原理,分析了LMS算法性能,着重从影响算法性能的因素入手,通过分析仿真,改进...

    标签: FPGA 数据处理 传输系统

    上传时间: 2013-07-18

    上传用户:wuyuying

  • 基于DSPFPGA的捷联惯性导航系统设计

    在惯性导航系统中,捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统,成为惯性导航系统的发展趋势。    为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向,本文设计了DSP与FPGA相结合的系统方案:系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元,FPGA进行I/O控制,DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的因素,并通过GPS、磁航向计等信息融合进一步提高导航精度。    数据采集是捷联惯导系统设计的关键,本文数据采集由信号调理、A/D转换和。FPGA等几部分组成。其中,FPGA是整个数据采集部分的核心,其主要功能包括:实现了ADC控制逻辑和时序生成;配置了FIFO寄存器,缓冲了ADC与DSP之间的转换数据;扩展了UART串口,以实现系统的外部信息接口。在完成电路设计的基础上,对各功能模块进行了全面的半实物仿真,验证了系统方案及各主要功能模块的可行性。    论文简述了惯性导航系统的应用背景及发展状况,介绍了捷联惯导系统的基本原理,设计了基于DSP/FPGA的捷联惯导系统方案,实现了系统各部分硬件电路以及FPGA功能模块,并通过搭建硬件验证平台和利用第三方仿真软件,对传感器的性能以及FPGA各功能模块进行了较全面的验证和仿真。结果表明:基于DSP/FPGA的捷联惯导系统能够满足应用的要求,并在小型化、低成本和高性能等方面有一定的优势。

    标签: DSPFPGA 捷联 惯性导航 系统设计

    上传时间: 2013-04-24

    上传用户:1966640071

  • 基于DSP的在线式UPS智能监测系统

    ·摘要:  基于DSP的在线式UPS智能监测系统,采用TMS320LF2407A实现.其ADC模块采集UPS现场电压、电流、负载等信息.EV捕获单元捕获市电,逆变器的频率.SCI负责PC机与UPS现场的数据通讯,传送UPS运行情况及参数.带触摸屏的NS320240A实现UPS现场实时监测.并用EEPROM保存记录,由蜂鸣器对异常报警.  

    标签: DSP UPS 智能监测

    上传时间: 2013-07-01

    上传用户:VRMMO

  • 基于DSP和LabVIEW的多通道数据采集系统的设计

    ·基于DSP和LabVIEW的多通道数据采集系统的设计

    标签: LabVIEW DSP 多通道 数据采集系统

    上传时间: 2013-08-06

    上传用户:lifevast