USB3.0–SATA桥接芯片MB86C30A的主要规范:*CBC (密码段链接):一种适合加密模块数据的AES 模式。*XTS (带调整和密文窃取的XEX 加密模式):IEE
上传时间： 2013-06-10
上传用户：asdfasdfd
随着计算机技术、半导体技术、微电子技术技术的不断融合，嵌入式系统的应用得到了迅猛发展。本文以嵌入式系统开发为背景，研究基于ARM和μC/OS-II的嵌入式系统及其在加密解密模块中的应用。 本文在介绍了嵌入式系统和硬件实现Rijndael算法的研究现状之后，简要概述了Rijndael加密算法的结构、轮变换、密钥扩展和该加密模块选用Rijndael算法的原因以及ARM系列微处理器选型和S3C44BOX芯片体系结构、开发板平台的选择和板上主体硬件电路等相关内容。 在深入地研究了Rijndael加密算法之后以及根据嵌入式系统的一般要求，本文设计了一个基于ARM和μC/OS-II的嵌入式加密模块。该加密模块采用了32位高性能ARM微处理器S3C44BOX为硬件核心，并以嵌入式实时操作系统μC/OS-II为软件平台，在ARM ADS1.2环境下进行系统软件开发。该加密模块充分地利用了ARM微处理器性能高、功耗低和成本低的优势以及发挥了μC/OS-II可移植性好、稳定性和可靠性高的优点。 本文重点论述了嵌入式加密模块BootLoader文件的装载、I/O端口初始化、基于S3C44BOX微处理器的μC/OS-II移植及应用软件部分中任务和模块的流程设计。在该加密模块应用软件设计部分中，对各个任务的创建、定义、优先级设置和事件的定义、对文件的操作进行了设计，并且按照系统软件设计的流程描述了模块所有任务和部分子模块的功能。
上传时间： 2013-05-24
上传用户：Alibabgu
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
本文从总体方案、硬件电路、软件程序、性能测试等几个方面详细地阐述了基于FPGA与USB2.0的数据采集系统。采集系统选用高采样率低噪声的12位AD转换芯片进行AD转换电路设计；借助频率高、内部时延小的FPGA芯片实现USB固件并以此控制USB接口芯片，通过乒乓的方式对采样数据进行缓存，提高了系统数据吞吐能力；运用USB2.0标准的接口芯片为整个采集系统提供USB的通信能力。采用集成度较高的FPGA芯片作为系统控制核心，降低了设计难度，提高了系统稳定性，同时还减小了设备体积。
上传时间： 2013-04-24
上传用户：xuanjie
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
该论文介绍加密算法及如何给数字图像文件加密，比较适合密码学的初入门者学习与交流。
上传时间： 2013-04-24
上传用户：czl10052678
指纹传感器ATW310数据手册 指纹传感器ATW310数据手册 指纹传感器ATW310数据手册
上传时间： 2013-07-03
上传用户：sclyutian
本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
CAN-bus(Corltroller Area Network)即控制器局域网，是国际上应用最广泛的现场总线之一。它是一种多主方式的串行通讯总线，在工业控制通讯方面拥有高位速率，高抗电磁干扰性，而且能够检测出产生的任何错误。作为一种灵活，可靠的通讯系统，CAN总线已被广泛运用于各个工业控制现场。 基于FPGA+DSP的CAN总线通讯系统设计主要目标是完成CAN总线的多节点可靠高速性传输，通过各节点之间的数据通信以及结点处理单元内部对数据的处理实现整个通信系统间各个单元的协同工作。 本论文中的 CAN 总线通讯系统是完成红外目标探测系统和控制系统与图像处理系统的实时通信，其硬件部分采用 DSP+FPGA 作为核心通讯处理单元，通过对 DSP硬件编程和FPGA逻辑模块的设计实现了在处理单元外部CAN总线多节点之间的信息可靠性传输以及处理单元内部DSP和FPGA基于SPI的串行通信，从而完成了在FPGA中对CAN总线数据的处理和运用。
上传时间： 2013-05-23
上传用户：dyy618
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-04-24
上传用户：libenshu01
