FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。...
DOS下,一个不错的用串口进行数据传输的软件....
实现Linux的串口数据传输。实现ARM与PC间的数据传输...
本函数是USBcy68013的bulk数据传输的测试程序....