频率计源代码
频率计源代码,性能很好,verilog写的,顶层原理图,底层语言写的,效果很好,开发环境为quartus...
频率计源代码,性能很好,verilog写的,顶层原理图,底层语言写的,效果很好,开发环境为quartus...
是一个基于80C51的频率计,包括源码和电路图,和仿真电路文件。用ISIS打开...
利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计,不但具有较高的测量精度,而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量,在前端输入加整形电路即可。...
用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢...
用VHDL语言实现DDS直接数字频率合成器的设计,采用正弦RAM表,可实现频率可控的正弦数字信号,编译、仿真通过。...