同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA(现场可编程门阵列)器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结合数字复接技术的基本原理，实现了基群速率(2048kbps)数字信号的数字分接与复接。
上传时间： 2013-12-20
上传用户：ommshaggar
项目1 单片机最小系统的设计与制作 项目2 霹雳灯的设计与制作 项目3 自动计数报警器的设计与制作 项目4 自动演奏简易电子琴的设计与制作 项目5 单片机双机通信的设计与制作
上传时间： 2016-08-30
上传用户：chengxin
简易数字频率计题解.（ 1997年 B 题 ） 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务 设计并制作一台数字显示的简易频率计。 （二）要求 1.基本要求 (1)频率测量 a.测量范围 信号：方波、正弦波 幅度：0.5V～5V[注] 频率：1Hz～1MHz b.测试误差≤0.1％ (2)周期测量 a.测量范围 信号：方波、正弦波 幅度：0.5V～5V[注] 频率：1Hz～1MHz b.测试误差≤0.1％ 3） 脉冲宽度测量 a.测量范围 信号：脉冲波 幅度：0.5V～5V[注] 脉冲宽度≥100μs b.测试误差≤0.1％ （4）显示器 十进制数字显示，显示刷新时间1～10秒 连续可调，对上述三种测量功能分别采用不同颜色的 发光二极管指示。 （5）具有自校功能，时标信号频率为1MHz。 （6）自行设计并制作满足本设计任务要求的稳压电源
上传时间： 2013-12-26
上传用户：xg262122
基于51单片机的数字数字频率计设计与仿真文件分享，含源码及protues仿真
上传时间： 2022-07-17
上传用户：qdxqdxqdxqdx
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间： 2015-06-23
上传用户：tianyi223
本单片机设计的数字频率计 能够准确测量频率为1HZ-15MHZ，适用为方波，三角波及正弦波，可在人为的 用拨位开关在测量周期，频率及占空比之间转换，频率精度为1HZ，周期精度为 0．1微秒，占空比计时精度为0.1微秒。
上传时间： 2015-09-03
上传用户：13517191407
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
上传时间： 2016-03-20
上传用户：qq521
基于FPGA设计的数字频率计，用VHDL写的代码。。。。有6各模块
上传时间： 2014-11-18
上传用户：myworkpost
实验四 频率计 实验要求：设计一个有效位为4位的十进制的数字频率计。
上传时间： 2014-01-14
上传用户：牛津鞋
