内有多个用VHDL实现的元件代码，计数器，频率计，状态机等等，相信一定会对你有帮助的
标签： VHDL 元件 代码
上传时间： 2014-01-10
上传用户：aa54
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL
标签： VHDL FPGA 代码 流程
上传时间： 2014-01-17
上传用户：thesk123
基于等精度测频原理，设计的等精度频率计，测试结果很精确，达到0.01HZ。
标签： 等精度测频
上传时间： 2016-10-03
上传用户：hn891122
8051系列应用类打包：AD调速，仿50HZ波形输出，P3口输出控制继电器程序，PWM电机调速，报警，报警防盗，步进电机的控制，电子秒表，电子秒表,航标灯控制程序,频率计等
标签： 8051 调速
上传时间： 2013-12-24
上传用户：dianxin61
基于AT89S52编写的一个计算器C程序，包括加减乘除，数码显示，内附一个频率计C程序
标签： 89S S52 AT 89
上传时间： 2013-12-21
上传用户：dbs012280
利用verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明
标签： verilog 语言
上传时间： 2016-12-29
上传用户：caozhizhi
基于51开发，内含多个设计 计算器，频率计的程序
标签：
上传时间： 2017-01-03
上传用户：wyc199288
《DDS 原理简介》，DDS即直接数字频率合成器原理简介及系统设计与实现
标签： DDS
上传时间： 2017-01-04
上传用户：heart520beat
PSoC 代码样例，高精度频率计。 详细内容见英文说明readme.txt
标签： PSoC 代码
上传用户：zsjinju
用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。
标签： 十进制计数器 信号 用户 输入时钟
上传时间： 2013-12-25
上传用户：qq21508895
