此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考....
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考....
《DDS原理简介(中文)》DDS即直接数字频率合成器,原理及系统设计实现...
用Verilog HDL / VHDL实现的数字频率计(完整实验报告)...
用51单片机做的数字频率计,精度非常高,计数误差不超过1Hz。量程0--65535....
基于VHDL的简易数字频率计,具体功能不清楚请大家验证!...