搜索：数字锁相环 - 虫虫下载站

其他  用一片CPLD实现数字锁相环,用VHDL或V语言.rar

用一片CPLD实现数字锁相环,用VHDL或V语言

https://www.eeworm.com/dl/534/8651.html

下载: 120

查看: 1074

教程资料  基于FPGA实现的一种新型数字锁相环

基于FPGA实现的一种新型数字锁相环

https://www.eeworm.com/dl/fpga/doc/17581.html

下载: 170

查看: 1104

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1059

教程资料  关于数字锁相环的一点东西

关于数字锁相环的一点东西,可以下来看看\r\n

https://www.eeworm.com/dl/fpga/doc/18354.html

下载: 127

查看: 1062

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

https://www.eeworm.com/dl/663/132718.html

下载: 57

查看: 1199

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1094

matlab例程  数字锁相环DPLL实例程序

数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

https://www.eeworm.com/dl/665/140124.html

下载: 132

查看: 1110

电子书籍  数字锁相环DPLL源程序

数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

https://www.eeworm.com/dl/cadence/ebook/141587.html

下载: 20

查看: 1067

搜索结果

按分类筛选