用一片CPLD实现数字锁相环,用VHDL或V语言.rar
用一片CPLD实现数字锁相环,用VHDL或V语言...
用一片CPLD实现数字锁相环,用VHDL或V语言...
基于FPGA实现的一种新型数字锁相环...
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。...
基于FPGA的全数字锁相环设计,内有设计过程和设计思想...
基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...