搜索：数字锁 - 虫虫下载站

其他  用一片CPLD实现数字锁相环,用VHDL或V语言.rar

用一片CPLD实现数字锁相环,用VHDL或V语言

https://www.eeworm.com/dl/534/8651.html

下载: 120

查看: 1074

教程资料  基于FPGA实现的一种新型数字锁相环

基于FPGA实现的一种新型数字锁相环

https://www.eeworm.com/dl/fpga/doc/17581.html

下载: 170

查看: 1104

教程资料  应用VHDL技术设计嵌入式全数字锁相环路的方法

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

https://www.eeworm.com/dl/fpga/doc/17765.html

下载: 73

查看: 1078

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1059

教程资料  关于数字锁相环的一点东西

关于数字锁相环的一点东西,可以下来看看\r\n

https://www.eeworm.com/dl/fpga/doc/18354.html

下载: 127

查看: 1062

教程资料  基于FPGA的全数字锁相环路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。

https://www.eeworm.com/dl/fpga/doc/32715.html

下载: 40

查看: 1081

可编程逻辑  基于FPGA的全数字锁相环路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。

https://www.eeworm.com/dl/kbcluoji/40372.html

下载: 161

查看: 1062

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

https://www.eeworm.com/dl/663/132718.html

下载: 57

查看: 1199

搜索结果

按分类筛选