在MATLAB环境下，对全数字锁相环的仿真，分析锁相环的性能参数
标签： MATLAB 环境
上传时间： 2013-11-27
上传用户：sdq_123
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
标签： 2MHz 数据 时钟恢复 电路
上传时间： 2013-12-26
上传用户：电子世界
这是基于verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
标签： verilog 语言
上传时间： 2014-01-24
上传用户：yangbo69
扰乱加密，加扰之前的数据在x中，加扰后数据在w中,p,p+1与p+2中分别放移存器低14位中14位和高14位 *q,q+1与q+2中分别放掩码标志码低14位中14位和高14位
标签： 加密
上传时间： 2014-01-15
上传用户：xiaoyunyun
这篇文章的目的是，提出在1960年到1980年期间，对在数字锁相环(DPLL)的领域内完成的理论/试验著作的有系统的调查。数字锁相环描述在前后一致的通讯和跟踪接收机的实施(数字化)过程中需要的组成部分的核心
标签：
上传时间： 2013-12-11
上传用户：kikye
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。
标签： verilog dpll 代码
上传时间： 2017-07-04
上传用户：lanjisu111
基于matlab中simulink的频率合成器的设计，主要结构包括鉴相器，低通滤波器，压控振荡器
标签： simulink matlab 频率合成器
上传时间： 2017-09-17
上传用户：trepb001
dpll的vhdl源代码，完成全数字锁相环的设计，仿真结果通过无误。
标签： dpll vhdl 源代码
上传时间： 2017-08-30
上传用户：dangbingjoe
该模块为锁相环模块，内部集成了鉴相器，低通滤波器，压控振荡器。此文件为该模块的配置程序。
标签： 4351 ADF
上传时间： 2019-07-14
上传用户：409935850
逻辑符号对照示例 逻辑非、逻辑极性符号对照示例(以反相器为例)
标签： 常用电子 器件 管脚 排列图
上传时间： 2020-10-06
上传用户：
