数字电路逻辑设计

RS(204,188)译码器的设计异步FIFO设计伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计除法器的设计加罗华域的乘法器设计

RS(204,188)译码器的设计异步FIFO设计伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计除法器的设计加罗华域的乘法器设计

标签： CORDIC FIFO 204 188

上传时间： 2017-01-24

上传用户：缥缈
本文档是基于DSP的简单的数字滤波器的设计

本文档是基于DSP的简单的数字滤波器的设计

标签： DSP 文档数字滤波器

上传时间： 2013-12-30

上传用户：Yukiseop
本文档是基于DSPC54X的简单的数字硬件的设计

本文档是基于DSPC54X的简单的数字硬件的设计，

标签： DSPC 54X 54 文档

上传时间： 2014-01-21

上传用户：coeus
< FPGA数字电子系统设计与开发实例导航>>的源代码

< FPGA数字电子系统设计与开发实例导航>>的源代码

标签： FPGA gt lt 数字电子

上传时间： 2017-02-02

上传用户：thinode
电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方

电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。二、设计任务及要求: (1)实验内容1:说明程序1的...

标签： gt VHDL 七段数码数字

上传时间： 2013-12-24

上传用户：sclyutian
用双线性变换法设计IIR数字滤波器（1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通带内频率低于0.2π 时

用双线性变换法设计IIR数字滤波器（1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通带内频率低于0.2π 时，最大衰减小于1dB；在阻带内[0.3π ,π ] 频率区间上，最小衰减大于15dB。（2）以0.02π 为采样间隔，打印出数字滤波器在频率区间[0,π / 2] 上的幅频响应特性曲线。（3）用所设计的滤波器对实际心电图信号采样序列（在本实验后面给出）进行仿真滤波处理，并分别打印出滤波前后的心电图信号波形图，观察总结滤波作用与效果。

标签： IIR 0.2 双线性变换数字滤波器

上传时间： 2014-01-12

上传用户：杜莹12345
简单数字频率计设计要求、、、、及一些说明

简单数字频率计设计要求、、、、及一些说明

标签： 数字频率计设

上传时间： 2017-02-08

上传用户：manking0408
课程设计一个简单主机的设计 1、拟定指令系统 2、确定总体结构 3、逻辑设计 4、确定控制方式 5、分调 6、统调全部框图

课程设计一个简单主机的设计 1、拟定指令系统 2、确定总体结构 3、逻辑设计 4、确定控制方式 5、分调 6、统调全部框图

标签： 主机指令系统分逻辑设计

上传时间： 2013-12-17

上传用户：gyq
《FPGA数字电子系统设计与开发实例导航》的配套光盘

《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计-"FPGA digital electronic system design and development examples navigation" matching discs, Verilog prepared, USB, I2C, the MAC interface design

标签： FPGA 数字电子开发实例导航

上传时间： 2017-02-10

上传用户：himbly
采用nios2的嵌入式数字钟的设计与实现

采用nios2的嵌入式数字钟的设计与实现，首先使用quartus2中的sopc builder设计CPU内核，然后在nios2中庸C语言来实现数字钟的功能

标签： nios2 嵌入式数字

上传时间： 2013-12-24

上传用户：爱死爱死