利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试...
数字电路设计技术资料
📦 资源总数：58228
💻 源代码：72213
📚 数字电路设计全部资料 (58228个)
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。...
VHDL硬件描述语言与数字逻辑电路设计
VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。...
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC...
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器，其外围电路主要包括时钟模块，键盘模块，液晶模块， 闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基...
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考...
数字电路基础 课程设计 经典 实验报告 对你一定用用的 我们做了好几周呢
数字电路基础 课程设计 经典 实验报告 对你一定用用的 我们做了好几周呢...
一种方便的全数字时钟频率转换电路设计
一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。...
学习数字电路和电路设计的好助手,希望大家认真学习!..
学习数字电路和电路设计的好助手,希望大家认真学习!.....
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密...