专辑类-实用电子技术专辑-385册-3.609G 数字集成电路：电路系统与设计-579页-42.3M.pdf
上传时间： 2013-04-24
上传用户：wangrijun
专辑类-实用电子技术专辑-385册-3.609G 时序电路逻辑设计与特殊组合函数-266页-6.7M.pdf
上传时间： 2013-06-14
上传用户：adamszq
专辑类-电子基础类专辑-153册-2.20G 高速数字电路设计-51页-1.0M.pdf
上传时间： 2013-04-24
上传用户：lizhizheng88
电子电路分析与设计-数字电路部分，电子电路分析与设计-数字电路部分
上传时间： 2013-07-13
上传用户：tiantian
这本书是专门为电路设计工程师写的。它主要描述了模拟电路原理在高速数字电路设计中 的分析应用。通过列举很多的实例，作者详细分析了一直困扰高速电路路设计工程师的铃流、串扰和辐射噪音等问题。
上传时间： 2013-04-24
上传用户：hsj3927
高速数字电路设计教材 华为黑魔手册翻译
上传时间： 2013-07-20
上传用户：ZHWKLIU
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
·《复杂数字电路与系统的VerilogHDL设计技术》
标签： VerilogHDL 数字电路 设计技术
上传时间： 2013-06-06
上传用户：myworkpost
FPGA-CPLD数字电路设计经验分享，FPGA-CPLD数字电路设计经验分享
上传时间： 2013-06-05
上传用户：liansi
本文档是华为的内部培训教材，关于高速数字电路的设计。
上传时间： 2013-08-06
上传用户：ccsdebug
