在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2013-08-18
上传用户：nairui21
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍
标签： CPLD plus MAX
上传时间： 2013-08-22
上传用户：zhtzht
基于VHDL语言 智力抢答器的设计 本人的课程设计
标签： VHDL 语言 抢答器
上传时间： 2013-08-27
上传用户：CHINA526
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
标签： FPGA 数字电路 保持 时序
上传时间： 2013-08-31
上传用户：梧桐
CPLD数字电路设计硬件描述语言一例+一本经典教材，入门专用
标签： CPLD 数字 电路设计 硬件描述语言
上传时间： 2013-09-04
上传用户：as275944189
数字电路仿真，数字电路课程设计，proteus仿真，详细电路图
标签： 数字电路 仿真
上传时间： 2013-09-25
上传用户：ynsnjs
高速数字电路测试技术
标签： 高速数字电路 测试技术
上传时间： 2013-11-17
上传用户：hakim
数字容性隔离器的应用环境通常包括一些大型电动马达、发电机以及其他产生强电磁场的设备。暴露在这些磁场中，可引起潜在的数据损坏问题，因为电势（EMF，即这些磁场形成的电压）会干扰数据信号传输。由于存在这种潜在威胁，因此许多数字隔离器用户都要求隔离器具备高磁场抗扰度 (MFI)。许多数字隔离器技术都声称具有高 MFI，但容性隔离器却因其设计和内部结构拥有几乎无穷大的MFI。本文将对其设计进行详细的介绍。
标签： 数字 隔离器 磁场抗扰度
上传时间： 2013-10-26
上传用户：litianchu
数字电路应用介绍
标签： 脉冲数字电路
上传时间： 2014-12-23
上传用户：invtnewer
数字电路基础
标签： 数字电路 基础教程
上传时间： 2013-10-22
上传用户：qiulin1010
