CPLD/FPGA设计中的时钟应用讲解 及其实例
标签： CPLD FPGA 时钟
上传时间： 2013-09-01
上传用户：3到15
本文详细介绍了制作电路板的方法及步骤.\r\n实验板的功能\r\n这个实验板可以做如下实验：\r\n1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验\r\n2．可以进行触发器、寄存器、计数器和一般时序电路的实验\r\n3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验\r\n4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验\r\n
标签： CPLD 电路 实验板
上传用户：吾学吾舞
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。
标签： CPLD GPS 数字
上传用户：wangdean1101
《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计
标签： FPGA 数字电子 开发实例 导航
上传用户：410805624
EDA 实验原代码 包括数字脉冲 触发器 和交通灯等
标签： EDA 实验 代码 交通灯
上传用户：wdq1111
基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
标签： FPGA VHDL 代码 直接数字合成器
上传时间： 2013-09-02
上传用户：ifree2016
采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.
标签： MaxPlusII 时钟程序
上传用户：lo25643
ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证
标签： 数字
上传用户：packlj
数字设计——CPLD应用与VHDL源文件，很不错的，希望能对大家有用
标签： CPLD VHDL 数字设计
上传时间： 2013-09-03
上传用户：wkchong
CPLD数字电路设计硬件描述语言一例+一本经典教材，入门专用
标签： CPLD 数字 电路设计 硬件描述语言
上传时间： 2013-09-04
上传用户：as275944189
