本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
随着电子技术和计算机技术的飞速发展，视频图像处理技术近年来得到极大的重视和长足的发展，其应用范围主要包括数字广播、消费类电子、视频监控、医学成像及文档影像处理等领域。当前视频图像处理主要问题是当处理的数据量很大时，处理速度慢，执行效率低。而且视频算法的软件和硬件仿真和验证的灵活性低。 本论文首先根据视频信号的处理过程和典型视频图像处理系统的构成提出了基于FPGA的视频图像处理系统总体框图；其次选择视频转换芯片SAA7113，完成视频图像采集模块的设计，主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog硬件描述语言编程实现图像数据的采集；3)分析SRAM的读写控制时序，采用两块SRAM完成图像数据的存储。然后编写软件测试文件，在ISE Simulator仿真环境进行程序测试与运行，并分析仿真结果，验证了数据采集和存储的正确性；最后，对常用视频图像算法的MATLAB仿真，选择适当的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模块构建方式，搭建视频算法平台，实现图像平滑滤波、锐化滤波算法，在Simulink中仿真并自动生成硬件描述语言和网表，对资源的消耗做简要分析。 本论文的创新点是采用新的开发环境System Generator for DSP实现视频图像算法。这种开发视频图像算法的方式灵活性强、设计周期短、验证方便、是视频图像处理发展的必然趋势。
上传时间： 2013-05-20
上传用户：fudong911
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-10
上传用户：kennyplds
软件无线电是近年提出的新的通信体系，由于其具有灵活性和可重配置性并且符合通信的发展趋势，已成为通信系统设计的研究热点。因此对基于软件无线电的调制解调技术进行深入细致的研究非常有意义。 本文首先从阐述软件无线电的理论基础入手，对多速率信号处理中的内插和抽取、带通采样、数字变频等技术进行了分析与探讨，为设计和实现8PSK调制解调器提供了非常重要的理论依据。然后，研究了8PSK调制解调技术，详细论述了它们的基本概念和原理，提出了系统实现方案，在DSP+FPGA平台上实现了8PSK信号的正确调制解调。文中着重研究了突发通信的同步和频偏纠正算法，针对同步算法选取了一种基于能量检测法的快速位同步算法，采用相关器实现，同时实现位同步和帧同步。并且对于突发通信的多普勒频偏纠正，设计了一个基于自动频率控制(AFC)环的频偏检测器，通过修改数控振荡器(NCO)的频率控制字方法来校正本地载波频率，整个算法结构简单，运算量小，频偏校正速度快，具有较好的实用性。其次，对相干解调的初始相位进行纠正时，提出了一种简单易行的CORDIC方法，同时对FPGA编程当中的一些关键问题进行了介绍。最后，设计了自适应调制解调器，根据信噪比和误码率来自适应的改变调制方式，以达到最佳的传输性能。
上传时间： 2013-04-24
上传用户：mingaili888
互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业，而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前，我国已经成为GPS的使用大国，卫星导航产业链也已基本形成。然而，我们对GPS核心技术的研究还不够深入，我国GPS产品的核心部分多数还是靠进口。 GPS接收机工作时，为了将本地信号和接收到的信号同步，要完成复杂的信号处理过程。其中，如何捕获卫星信号并保持对信号的跟踪是最重要的核心技术。很多研究者提出了多种解决方法，但这些方法多数都只停留在理论阶段，无法应用于GPS接收机系统进行实时处理。 本课题在分析了多种现有算法的基础上，研究设计了基于FPGA的GPS信号捕获与跟踪系统。在研究过程中，首先利用Nemerix公司的GPS芯片组设计制作了GPS接收机模块，它能正常稳定地工作，并可用作GPS基带信号处理的研究平台；该平台可实时地输出GPS数字中频信号；本课题在中频信号的基础上深入研究了GPS信号的捕获与跟踪技术。先详细分析比较了几种GPS信号捕获方法，给出了步进相关的捕获方案；接着分析了跟踪环路的特点，给出了锁频环和锁相环交替工作跟踪载波以及载波辅助伪码的跟踪方案，并最终实现了这些方案。 本课题设计的GPS信号捕获与跟踪处理系统是通过硬件和软件协同工作的方式实现的。硬件电路主要实现数据速率高、逻辑简单的相关器功能；而基于MicroBlaze软处理器的软件主要实现数据速率低、逻辑复杂的功能。本文给出了硬件电路的详细设计、仿真结果以及软件设计的详细流程。 本课题最终在FPGA上实现了GPS信号的捕获与跟踪功能，而且系统的性能良好。由此可以得出结论：本设计能够满足系统功能和性能的要求，可以直接用于实时GPS接收机系统的设计中，为自主设计GPS接收机奠定了基础。 本课题的研究得到了大连市信息产业局集成电路设计专项的资助，项目名称是“定位与通信集成功能的SOC设计”，研究成果将在2008年上半年投入试用。
上传时间： 2013-04-24
上传用户：1583060504
随着信息技术的发展，数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用，这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低，严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是，由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点，常常需要专用的接口芯片作为桥接，为了解决这一系列问题，本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案，支持PCI突发访问方式，突发长度为8至128个双字长度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量为6000个逻辑宏单元，速度为-8，编译后系统速度可以达到80MHz，取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面，特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法，着重分析了PCI接口模块的数据传输方式，采用模块化的方法设计了内部控制逻辑，并进行了相关的时序仿真和逻辑验证，硬件需要软件的配合才能实现其功能，因此设备驱动程序的设计是一个重要部分，论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术，对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。
上传时间： 2013-07-24
上传用户：ca05991270
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
本文以电子不停车收费系统课题为背景，设计并实现了基于FPGA的π/4-DOPSK全数字中频发射机和接收机。π/4-DQPSK广泛应用于移动通信和卫星通信中，具有频带利用率高、频谱特性好、抗衰落性能强的特点。 近年来现场可编程门阵列(FPGA)器件在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善，因此可以把数字调制，数字上/下变频，数字解调在同一块FPGA上实现，即实现了中频发射机和接收机一体化的片上可编程系统(SOPC，System On Programmabie Chip)。 本文首先根据指标要求对数字收发机方案进行设计，确定了适合不停车收费系统的全数字发射机和接收机的结构，接着根据π/4-DQPSK发射机和接收机的理论，设计并实现了基于FPGA的成形滤波器SRRC、半带滤波器HB和定时算法并给出性能分析，最后给出硬件测试平台上结果和测试结果分析。
上传时间： 2013-06-23
上传用户：chuckbassboy
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-30
上传用户：huannan88
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-05-26
上传用户：teddysha
