在EDA中基于数字频率合成器的FPGA实现
在EDA中,基于数字频率合成器的FPGA实现...
在EDA中,基于数字频率合成器的FPGA实现...
基于ARM平台的等精度数字显示频率计的设计,已通过测试...
数字滤波器的FPGA实现,verilogHDL...
本设计的基本要求是以复杂可编程逻辑器件CPLD为基础,通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计,熟练掌握该环境下的功能仿真,时间仿真,管脚锁定和芯片下载...
CPLD/FPGA是目前诮用最为广泛的两种可编程专用集成电路(ASIC),特别适合于产品的样品开发与小批量生产。本书从现代电子系统设计的角度出发,以全球著名的可编程逻辑器件供应商Xilinx公司的产品...
用vhdl编写的基于fpga的数字频率计程序算法...
TI最新处理器OMAP3530原理图。对于新设计有很大参考意义。...
基于单片机的数字钟设计电路图,以及PCB仿真图。...
S3C44b0X处理器的开发板原理图,Protel格式...
这是网名为Rein Lee写的一篇在PROTEUS中使用ARM处理器及uC/OS-II移植理解,里面还包括移植的源代码,以及在PROTEUS上建的工程文件,已调试好,可以运行仿真。对于理解uC/OS-...