数字音频实验测试工程，程序演示了通过I2C 总线对 TLV320AIC23 芯片的控制，各种音频环路，多种采样频率，DMA 音频采集和输出等 测试。程序中有详尽的说明。TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号 寄存器提供了读和写两个端口，分别连接到数字音频芯片的AD 和DA 通道，每次可 读出和写入一个32 位宽的数据，分别是16 位左声道和16 位右声道的采样值。每 次数据就是一次采样的结果。如果是48K 采样率，那么每个数据时间间隔就是 1/48000。在这个工程基础上可以输出我们的特殊处理的数据，如正弦波数据，就 可以输出（LOUT）正弦波信号。
上传时间： 2015-12-14
上传用户：bruce5996
一个类似VB代码编辑器.通过一个多文档模板导出，很容易实现实现复用，自己开发的，用在脚本编辑器中。
上传时间： 2014-01-25
上传用户：redmoons
GZ60定时器应用汇编程序，循环显示数字
上传时间： 2013-12-12
上传用户：stella2015
基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题
上传时间： 2015-12-21
上传用户：jeffery
比较器在最常用的简单集成电路中排名第二，仅次于排名第一的运算放大器。在各类 出版物中可以经常看到运算放大器的理论，关于运算放大器的设计和使用方法的图书也非 常多，可是我们却很难找到关于比较器的理论研究，究其原因，比较器本身功能十分简 单，只用于比较电压，然后根据比较结果，把输出电压设定在数字低态或高态。
上传时间： 2014-02-11
上传用户：huannan88
AVR的链接命令文件，列出了ICC中的寄存器名称，不熟悉寄存器的可以看一下
上传时间： 2014-01-15
上传用户：2404
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。 关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ
上传时间： 2014-12-06
上传用户：bakdesec
基于AT89S52的自动报时数字闹钟. 该数字钟具有整点报时和闹钟功能，时间显示为 时.分.秒，以12小时制显示。可通过按键调整时间的小时位和分钟位，整点和闹钟均以闪烁方式报时。 程序分为以下模块：数码管显示模块，控制显示模块，定时器T0中断处理模块，定时器T1中断处理模块，键盘扫描模块，键盘处理模块，延时模块和整点闪烁模块
上传时间： 2014-01-03
上传用户：541657925
2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹： 第8章数字输入输出模块(led)； 第8章数字输入输出模块(LED+KEY)； 第9章事件管理器模块(PWM)； 第9章事件管理器模块_捕捉(cap)； 第9章事件管理器模块_定时器中断(Timer_INT)； 第10章模数转换模块(ADC)； 第11章串行外设接口模块(SPI)； 第12章串行通信接口模块(SCI)； 第13章局部控制器模块(CAN)。
上传时间： 2013-12-16
上传用户：洛木卓
2407C文件夹包括第8~16章的C语言代码及使用说明。有如下子文件夹： 第8章数字输入输出8路开关量输入输出(8IOIN+8IOOUT)； 第8章数字输入输出模块(led)； 第8章数字输入输出模块(LED+KEY)； 第9章事件管理器模块(PWM)； 第9章事件管理器模块_编码(QEP)； 第9章事件管理器模块_捕捉(cap)； 第10章事件管理器模块_定时器中断(Timer_INT)； 第10章模数转换模块(ADC)； 第11章串行外设接口模块(SPI +DA)； 第11章串行外设接口模块(led8py)； 第12章串行通信接口模块(SCI)； 第13章局部控制器模块(CAN)； 第14章图形液晶显示模块接口及应用(LCD)； 第15章串行EEPROM的接口编程(eeprom)； 第16章在TMS320LF2407上实现快速傅立叶变换(fft)。
上传时间： 2016-01-04
上传用户：wlcaption
