数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
简要介绍了数字下变频的设计，通过采用xilinx的ise软件，ipcore的调用实现
上传时间： 2013-08-05
上传用户：zukfu
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间： 2013-08-06
上传用户：taozhihua1314
一个自己用keil和Proteus设计的C51频率计代码,与大家一同分享!
上传时间： 2013-08-17
上传用户：fengweihao158@163.com
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑.
上传时间： 2013-08-19
上传用户：talenthn
基于FPGA的直接数字频率合成器的设计与实现.
上传时间： 2013-08-21
上传用户：hphh
用单片机AT89s52和epm7128设计的频率计
上传时间： 2013-09-01
上传用户：671145514
FPGA和CPLD设计时的经验和大家一共分享，开发FPGA时很好的资料
上传时间： 2013-09-01
上传用户：Shaikh
介绍了Protel使用中常见的问题包括Protel使用的60个问题和解答和PCB设计指引
上传时间： 2013-09-11
上传用户：我们的船长
多功能数字钟的VHDL设计
上传时间： 2013-10-29
上传用户：swz13842860183
