虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字上变频器

  • MIMO-GMC系统中Turbo译码器的设计及FPGA实现

    Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流,从而获得卓越的纠错能力。计算机仿真表明,Turbo码不但在加性高斯噪声信道下性能优越,而且具有很强的抗衰落、抗干扰能力,当交织长度足够长时,其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray),即现场可编程门阵列,是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点,逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景,分析了Turbo译码算法,并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点,完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述,并在VirtexⅡPro系列FPGA芯片上实现。

    标签: MIMO-GMC Turbo FPGA

    上传时间: 2013-04-24

    上传用户:shanml

  • 基于ARM和PEBB的单相桥式电压逆变器研究

    随着电力电子技术的发展,模块化程度低、缺乏灵活性、设计复杂、标准化程度低等因素日益成为制约其发展的瓶颈。而电力电子结构块(PEBB)正是为解决以上问题而提出的方法。因此研究利用PEBB来组建功率变换器具有一定的优势和重要的意义。 本文将电子技术和计算机技术等领域先进的、成熟的集成相关的技术应用于电力电子系统集成中,对电力电子系统集成中的操作系统、分布式控制技术和通信技术进行了研究。 将电力电子系统进行结构划分,分为PEBB功率部分和通用控制部分。对于功率部分,采用分立元件设计了一个半桥PEBB,包括主电路、保护电路、驱动电路、吸收电路和滤波电路等。在分析和对比了各种通信接口后选择具有“即插即用”功能的通用串行接口(USB)做为PEBB的数字通信接口。对于通用控制部分,选用具有高性价比的ARM7芯片S3C44B0X做为核心处理单元,辅以相应的外围电路。采用USB主机控制芯片使其具有类似USB主机的功能,实现与PEBB的通信和方便“即插即用”的管理。在软件设计上引入实时操作系统UC/OS-Ⅱ,采用多任务系统的形式,满足电力电子操作系统实时性的要求。然后,用两个半桥PEBB和一个通用控制器组成了一个单相全桥电压逆变器,分析和解决PEBB之间的同步等问题。最后给出并分析了实验结果。 通过上述工作,验证了PEBB对解决当前电力电子技术系统集成问题的可行性,为后续研究打下基础。

    标签: PEBB ARM 单相桥式 电压

    上传时间: 2013-07-12

    上传用户:weddps

  • 基于ARM和WindowsCE的H264解码器的研究及优化

    随着通信产业的发展,尤其是今年3G牌照的发放,视频业务在移动多媒体方面将会有更加重要的地位,所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H.264作为新一代的高压缩率的视频标准,凭借其较高的压缩率和优秀图像质量,使得H.264只要利用较小的空间就能存储更多的视频数据,在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H.264视频编解码的计算复杂度,在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步,尤其是对支持数字信号处理的功能加强后,在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5.0和S3C2440A嵌入式平台作为H.264解码器的载体,研究的代码版本是t264-src-0.14,主要进行了以下几个方面的工作: 研究了H.264视频压缩标准和它的体系结构,尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5.0和ARM结合的平台特性,根据实际的硬件平台需要,定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5.0下的移植,并进行了相应的代码和算法的优化并完成了基于WINCE5.0操作系统下播放程序的编写。 通过实验数据证明,在基于单核的ARM芯片中,主要靠软件进行QCIF格式的H.264视频解码从而获得良好播放效果的方法是有效的。

    标签: WindowsCE H264 ARM 解码器

    上传时间: 2013-07-24

    上传用户:myworkpost

  • 基于ARM微处理器的通用电液系统数字控制器.pdf

    电液控制作为液压控制的一个新分支,因为其本身的特点正得到越来越广泛的应用。电液控制系统的发展对电液控制技术提出了更高的要求,这必将促进电液控制技术的发展。本文在教研室多年电液控制经验的基础上,提出开发通用型电液系统数字控制器。 通过对电液控制技术的研究,了解电液系统的一般构成,结合多个具体实例,本文提出数字式电液控制器概念,以ARM微处理器为硬件核心,采用多种智能控制算法解决电液系统闭环控制问题。 数字控制器以PHILIPS公司的32位ARM7微处理器LPC2292为硬件核心,配有高速AD、DA转换器。硬件设计注重通用性,具有多种输入、输出通道,可以采集和输出多种、多个模拟量信号和数字量信。具有多种通信接口,可以实现近距离监控或者远距离操控。人机交互通道丰富,具有报警、状态指示、参数显示等功能。采用光电隔离、独立电源、屏蔽外壳等措施保证控制器具有良好的稳定性、可靠性。软件设计采用UC/OS-II嵌入式操作系统,内部集成多种智能控制算法,保证电液系统闭环控制取得良好的效果。开发模拟试验系统,可以模拟电液系统现场的各种信号和闭环回路,实现实验室调试。采用Visual Basic开发上位机软件,配合控制器完成参数修改、保存,绘制实时监控曲线,控制硬件等功能。 控制器解决了电液系统多样性难题,客服模拟控制的缺点。研发出模糊自整定PID算法,它成功解决了闭环控制过程中设定信号不断变化的难题。经过多次现场调试,目前控制器已经成功应用于国内多家企业的轮胎耐久性试验机和密炼机两种电液系统,在这两种系统中成功取代进口国外模拟控制器,并且控制效果好于国外模拟控制器。关键词:电液系统;ARM7;UC/OS-II;模糊自整定

    标签: ARM 微处理器 电液系统

    上传时间: 2013-05-31

    上传用户:3233

  • 数字系统新概念设计.pdf

    目前,数字技术已渗透到科研、生产和人们日常生活的各个领域。从计算机到家用电器,从手机到数字电话,以及绝大部分新研制的医用设备、军用设备等,无不尽可能地采用了数字技术。 数字系统是对数字信息进行存储、传输、处理的电子系统。 通常把门电路、触发器等称为逻辑器件,将由逻辑器件构成,能执行某单一功能的电路,如计数器、译码器、加法器等,称为逻辑功能部件,把由逻辑功能部件组成的能实现复杂功能的数字电路称数字系统。复杂的数字系统可以分割成若干个子系统,例如计算机就是一个内部结构相当复杂的数字系统。 不论数字系统的复杂程度如何,规模大小怎样,就其实质而言皆为逻辑问题,从组成上说是由许多能够进行各种逻辑操作的功能部件组成的,这类功能部件,可以是SSI逻辑部件,也可以是各种MSI、LSI逻辑部件,甚至可以是CPU芯片。由于各功能部件之间的有机配合,协调工作,使数字电路成为统一的数字信息存储、传输、处理的电子电路。 与数字系统相对应的是模拟系统,和模拟系统相比,数字系统具有工作稳定可靠,抗干扰能力强,便于大规模集成,易于实现小型化、模块化等优点。

    标签: 数字系统 概念设计

    上传时间: 2013-07-06

    上传用户:yepeng139

  • FPGA在数字信号处理中的应用与研究

    数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.

    标签: FPGA 数字信号处理 中的应用

    上传时间: 2013-07-19

    上传用户:woshiayin

  • easy,51pro,3.0编程器在2.0的基础上增加了更多的芯片器件

    easy,51pro,3.0编程器在2.0的基础上增加了更多的芯片器件

    标签: easy 3.0 2.0 pro

    上传时间: 2013-07-25

    上传用户:qazwsc

  • 基于FPGA的PWM控制多重逆变器的设计与实现

    逆变器在自动控制系统、电机交流调速、电力变换以及电力系统控制中都起着重要的作用;各系统对逆变器的性能需求也越来越高。PWM控制多重逆变器正是基于这些需求,实现可变频、调压、调相、低谐波、高稳定性的解决方案。 PWM控制逆变器通过对每个脉冲宽度进行控制,以达到控制输出电压和改善输出波形的目的;多重逆变器则是把几个矩形波逆变器的输出组合起来起来形成阶梯波,从而消除谐波;PWM控制多重逆变器综合上述两种技术的特点,非常适合于应用在对谐波、电压输出及稳定性要求比较高的场合。电力半导体技术和集成电路技术的快速发展,使得多重逆变器的控制、实现成为可能。 本文首先分析风力发电系统对逆变器的要求,从多重逆变器理论和PWM逆变器理论出发,提出同步式PWM控制电压型串联多重逆变器系统解决方案。本方案也可以应用在逆变电源、交流电机调速及电力变换领域中。 文中建立了一个多重逆变器的PWM控制算法模型。该算法可完成频率、相位、幅值可调的多重逆变器的PWM控制,且能完成逆变器故障运行下的保护与告警。并在MATLAB/SIMULINK环境下对算法模型进行仿真与分析。 在比较了现有PWM发生解决方案的基础上,本文提出了一个基于FPGA(可编程逻辑阵列)的多重逆变器PWM控制系统实现方案。并给出一个主要由FPGA、ADC/DAC、驱动与保护电路、逆变器主回路及其他外围电路构成的多重逆变器系统解决方案。实验结果表明,此方案系统结构简单、可行,很好完成上述多重逆变器的PWM控制算法。

    标签: FPGA PWM 控制 多重

    上传时间: 2013-06-28

    上传用户:wmwai1314

  • 高速Viterbi译码器的FPGA实现

    本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在,本文在加一比一选模块中采用了全并行结构的设计方法,这种方法虽然增加了硬件的使用面积,却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法,与寄存器交换法相比,回溯算法更适用于FPGA开发设计。为了提高译码性能,减小译码差错,本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪,在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同,FPGA芯片完全采用硬件平台对Viterbi译码器加以实现,这使译码速率得到很大的提升。针对于具体的FPGA硬件实现,本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-04-24

    上传用户:181992417

  • 卷积码在CDMA2000中的应用及其译码器FPGA实现

    数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准最佳译码更加容易。卷积码运用广泛,被ITU选入第三代移动通信系统,作为包括WCDMA,CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构,对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析,并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处:(1)采用通用码表结构,支持可变码率;帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想,利用四个ACS模块并行运行,加快数据处理速度;在ACS模块中,将路径度量值存贮器的存储结构进行优化,防止数据读写的阻塞,缩短存储器读写时间,使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出,提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力,可以运行于40MHZ系统时钟下,内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性,可以方便地应用于CDMA2000移动通信系统。

    标签: CDMA 2000 FPGA 卷积码

    上传时间: 2013-06-24

    上传用户:lingduhanya