专辑类-实用电子技术专辑-385册-3.609G PLD数字显示频率计的设计1.ppt
上传时间: 2013-07-25
上传用户:wao1005
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间: 2013-04-24
上传用户:gxohao
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间: 2013-05-27
上传用户:yph853211
基于ARM平台的等精度数字显示频率计的设计,已通过测试
上传时间: 2013-09-04
上传用户:谁偷了我的麦兜
为了满足宽频段、细步进频率综合器的工程需求,对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上,介绍了采用DDS+PLL多环技术实现宽带细步进频综,输出频段10~13 GHz,频率步进10 kHz,相位噪声达到-92 dBc/Hz@1 kHz,杂散抑制达到-68 dBc,满足实际工程应用需求。
上传时间: 2013-10-12
上传用户:Late_Li
为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。
上传时间: 2013-12-16
上传用户:萍水相逢
在非相参雷达测试系统中,频率合成技术是其中的关键技术.针对雷达测试系统的要求,介绍了一种用DDS激励PLL的X波段频率合成器的设计方案。文中给出了主要的硬件选择及具体电路设计,通过对该频率合成器的相位噪声和捕获时间的分析,及对样机性能的测试,结果表明该X波段频率合成器带宽为800 MHz、输出相位噪声优于-80 dBc/Hz@10 kHz、频率分辨率达0.1 MHz, 可满足雷达测试系统系统的要求。测试表明,该频率合成器能产生低相噪、高分辨率、高稳定度的X波段信号,具有较好的工程应用价值。
上传时间: 2013-10-20
上传用户:pkkkkp
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3~7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。
上传时间: 2013-10-31
上传用户:258彼岸
用ad9850激励的锁相环频率合成器山东省济南市M0P44 部队Q04::00R 司朝良摘要! 提出了一种ad9850和ad9850相结合的频率合成方案! 介绍了ad9850芯片ad9850的基本工作原理" 性能特点及引脚功能! 给出了以1!2345 作为参考信号源的锁相环频率合成器实例! 并对该频率合成器的硬件电路和软件编程进行了简要说明#关键词! !!" 锁相环频率合成器数据寄存器
上传时间: 2013-10-18
上传用户:hehuaiyu
基于ARM平台的等精度数字显示频率计的设计,已通过测试
上传时间: 2014-09-04
上传用户:sxdtlqqjl