7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
计算这个智力题： 在这个乘法算式里，每一个字母代表着0-9中的一个数，不同字母代表不同数。 A B C D E F G H * A J --------------------- E J A H F D G K C B D F H A J E C --------------------- C C C C C C C C C 请问，C 代表哪个数字？
上传时间： 2013-12-30
上传用户：stampede
序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号，这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。并附有测试程序
上传时间： 2014-01-14
上传用户：hoperingcong
数字显示当前的小时、分钟、秒； 2、可以预置为12小时计时显示和24小时计时显示； 3、一个调节键，用于调节目标数位的数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数； 4、一个功能键，用于切换不同状态：计时、调时、调分、调秒、调小时制式。
上传时间： 2016-12-01
上传用户：6546544
脉冲电流发生器，支持keithly2400数字多用表
上传时间： 2013-12-31
上传用户：fandeshun
维吉尼亚算法的实现，构成 明文：每个字符惟一对应一个0~25间的数字。 密钥：一个字符串，其中每个字符同明文一样对应一个数字，代表位移值，如a 表示位移 0，b 表示位移 1，c 表示位移 2，...... ）。 加密过程： 将明文数字串依据密钥长度分段，并逐一与密钥数字串相加（模26），得到密文数字串； 最后，将密文数字串转换为字母串。
标签： 算法
上传时间： 2016-12-27
上传用户：ommshaggar
实现8位数据的输入检测功能，如与预先输入的数字相同则输出A，否则输出B
上传时间： 2017-01-02
上传用户：xhz1993
第 1 章 数字信号处理概述 第 2 章 模数转换和数模转换 第 3 章 数字信号 第 4 章 差分方程与滤波 第 5 章 卷积与滤波 第 6 章 z 变换 第 7 章 傅立叶变换与滤波器形状 第 8 章 数字信号频谱 第 9 章 有限脉冲响应滤波器 第 10 章 无限脉冲响应滤波器 第 11 章 DFT和FFT处理
上传时间： 2013-12-18
上传用户：AbuGe
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。
上传时间： 2017-01-24
上传用户：Miyuki
